Họ và tên: Nguyễn Văn Huy

MSSV: 18020643

BÁO CÁO THỰC HÀNH

Bài 3
CÁC SƠ ĐỒ LOGIC CƠ BẢN (1)
CÁC BỘ GIẢI MÃ VÀ MÃ HÓA LOGIC

1. Bộ giải mã – Decoder
Nhiệm vụ:
Tìm hiểu nguyên tắc biến đổi mã cơ số 2 thành các đường điều khiển riêng biệt.
Các bước thực hiện:
1.1. Cấp nguồn +5V cho mảng sơ đồ D3-1.
1.2. Bộ giải mã 2 bit thành 4 đường, dùng cổng logic: Hình D3.1a
2.

3.
4. Hình D3-1a: Bộ giải mã – Decoder dùng vi mạch cổng

Chú ý: Bộ giải mã có các đường điều khiển lối ra tác động ở mức cao (1)

Bảng D3-1
LỐI VÀO (INPUT) LỐI RA (OUT)
DS1 LS8 LS7 Y3 Y2 Y1 Y0
B A
E
0 0 0 0 0 0 0
 0 0 1 0 0 1 0
0 1 0 0 1 0 0
0 1 1 1 0 0 0
1 x x 0 0 0 0

* x: giá trị bất kỳ

1.3. Bộ giải mã 3 bít thành 8 đường điều khiển loại vi mạch:
Bảng D3-2

ĐIỀU KHIỂN ĐIỀU KHIỂN LỐI RA

DS3 DS1 DS2 LS8 LS7 LS6 LED LED LED LED LED LED LED LE
15 14 13 12 11 10 9 D
8

G1 G2A G2B C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

1 0 0 0 0 0 1 1 1 1 1 1 1 0

1 0 0 0 0 1 1 1 1 1 1 1 0 1

1 0 0 0 1 0 1 1 1 1 1 0 1 1

1 0 0 0 1 1 1 1 1 1 0 1 1 1

1 0 0 1 0 0 1 1 1 0 1 1 1 1

1 0 0 1 0 1 1 1 0 1 1 1 1 1

1 0 0 1 1 0 1 0 1 1 1 1 1 1

1 0 0 1 1 1 0 1 1 1 1 1 1 1

0 x x x x x 1 1 1 1 1 1 1 1

x 1 x x x x 1 1 1 1 1 1 1 1

x x 1 x x x 1 1 1 1 1 1 1 1

1.4. Bộ giải mã 4 bit thành 7 đường điều khiển loại vi mạch:

 Bảng D3-3

ĐIỀU KHIỂN LỐI VÀO Ngắt LỐI RA Số

Control Input Lối ra Output thập
phân

DS1 DS2 LS LS LS LS 7 6 5 4 3 2 1
4 3 2 1

LTET RBI D C B A RBO g f e d c b a

1 1 0 0 0 0 1 1 0 0 0 0 0 0 0

1 1 0 0 0 1 1 1 1 1 1 0 0 1 1

1 1 0 0 1 0 1 0 1 0 0 1 0 0 2

1 1 0 0 1 1 1 0 1 1 0 0 0 0 3

1 1 0 1 0 0 1 0 0 1 1 0 0 1 4

1 1 0 1 0 1 1 0 0 1 0 0 1 5

1 1 0 1 1 0 1 0 0 0 0 0 1 1 6

1 1 0 1 1 1 1 1 1 1 1 0 0 0 7

1 1 1 0 0 0 1 0 0 0 0 0 0 0 8

1 1 1 0 0 1 1 0 0 1 1 0 0 0 9

1 0 x x x x 1 Không
sáng

1 0 0 0 0 0 1 1 1 1 1 1 1 1 Không
sáng

1 1 x x x x 0 1 1 1 1 1 1 1 Không
sáng

0 1 x x x x 1 0 0 0 0 0 0 0 8
2. Bộ đếm 2 số hạng với chỉ thị LED 7 đoạn
Nhiệm vụ:
Tìm hiểu một ứng dụng của bộ giải mã để chỉ thị kết quả đếm thập phân.
Các bước thực hiện:
2.1. Cấp nguồn +5V cho mảng sơ đồ D3-2
2.2. Nối mạch của sơ đồ D3-2 với các mạch của DTLAB-201N như sau:
 Lối vào (Input): nối với bộ công tắc DATA & SWITCHES của DTLAB-201N.
- Nối lối vào đếm CLK với công tắc xung PS1/ lối ra A/ TTL.
- Nối lối vào xóa CLR với công tắc xung PS2/ lối ra B/ TTL.
- Nối lối vào LAMP TEST với chốt TTL/ công tắc DS2.

Hình D3-2: Bộ đếm 2 số hạng với chỉ thị LED 7 đoạn

Bảng D3-4
LỐI VÀO LỐI RA DỊCH MÃ 2→10 CHỈ SỐ LED
7 ĐOẠN
CLR CLK D2 C2 B2 A2 D1 C1 B1 A1 x10 x1
1 x 0 0 0 0 0 0 0 0 0 0
0 ↑ 0 0 0 0 0 0 0 1 0 1
0 ↑ 0 0 0 0 0 0 1 0 0 2
 0 ↑ 0 0 0 0 0 0 1 1 0 3
0 ↑ 0 0 0 0 0 1 0 0 0 4
0 ↑ 0 0 0 0 0 1 0 1 0 5
0 ↑ 0 0 0 0 0 1 1 0 0 6
0 ↑ 0 0 0 0 0 1 1 1 0 7
0 ↑ 0 0 0 0 1 0 0 0 0 8
0 ↑ 0 0 0 0 1 0 0 1 0 9
0 ↑ 0 0 0 1 0 0 0 0 1 0
0 ↑ 0 0 0 1 0 0 0 1 1 1

3. Bộ mã hóa – Encoder
Nhiệm vụ
Tìm hiểu nguyên tắc biến đổi mã từ số lớn các đường thành mã có số đường nhỏ
hơn.
Các bước thực hiện
3.1. Cấp nguồn +5V cho mảng sơ đồ D3-3.
3.2. Bộ mã hóa 4 đường thành 2 bit, dùng cổng logic: Hình D3-3a

Bảng D3-5
Input Output
LS3 LS2 LS1 A B
Y3 Y2 Y1
0 0 0 1 1
0 0 1 0 1
0 1 0 1 0
1 0 0 0 0
 3.3. Bộ mã hóa 8 đường điều khiển thành 3 bit loại vi mạch (Bộ mã hóa ưu tiên):
Hình D3-3b

Chú ý: Bộ mã hóa ưu tiên, tín hiệu ở lối vào và lối ra đều tích cực ở mức thấp.
Mức ưu tiên giảm dần từ LS8→LS1.
Bảng D3-6
Lối vào Lối ra
DS1 LS7 LS6 LS5 LS4 LS3 LS2 LS1 LS0 LED 2 LED 1 LED 0 LED 5 LED 6
EI I7 I6 I5 I4 I3 I2 I1 I0 A2 A1 A0 Gs EO
1 x x x x x x x x 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1 1 1 1 0
0 1 1 1 1 1 1 1 0 1 1 1 0 1
0 1 1 1 1 1 1 0 x 1 1 0 0 1
0 1 1 1 1 1 0 x x 1 0 1 0 1
0 1 1 1 1 0 x x x 1 0 0 0 1
0 1 1 1 0 x x x x 0 1 1 0 1
0 1 1 0 x x x x x 0 1 0 0 1
0 1 0 x x x x x x 0 0 1 0 1
0 0 x x x x x x x 0 0 0 0 1