‫מעגלים ספרתיים‬

‫נוסחאון לבחינת סמסטר‬

‫נוסחאות הזרם של ה ‪ MOS‬בכל התחומים‪:‬‬

‫‪k n W L n VGS  Vtn ‬‬
‫' ‪1‬‬
‫‪I Dn ‬‬
‫‪2‬‬

‫‪2‬‬ ‫בתחום הרוויה עבור ‪VDSVGS-Vt :NMOS‬‬

‫‪I Dp‬‬
‫‪2‬‬
‫‪‬‬
‫‪ k p' W L  p VGS  Vtp‬‬
‫‪1‬‬ ‫‪2‬‬
‫‪‬‬ ‫בתחום הרוויה עבור ‪VDSVGS-Vt :PMOS‬‬
‫‪‬‬ ‫‪1 2 ‬‬
‫‪I Dn‬‬ ‫‪ k n' W L n VGS  Vtn V DS  V DS‬‬ ‫‪‬‬ ‫בתחום הטריודי עבור ‪VDSVGS-Vt :NMOS‬‬
‫‪‬‬ ‫‪2‬‬

‫‪I Dp‬‬
‫‪‬‬
‫‪‬‬ ‫‪‬‬
‫‪1 2 ‬‬
‫‪ k p' W L  p  VGS  Vtp V DS  V DS‬‬ ‫‪‬‬
‫בתחום הטריודי עבור ‪VDSVGS-Vt :PMOS‬‬
‫‪‬‬ ‫‪2‬‬ ‫‪‬‬
‫‪ - Vt‬מתח הסף‪.‬‬

‫‪Vt  Vt 0     2  f  VSB  2  f ‬‬ ‫אפקט המצע‪ :‬כאשר ‪|VSB|0‬‬

‫‪‬‬ ‫‪‬‬
‫כאשר ‪ Vt0‬הוא מתח הסף כאשר ‪.VSB=0‬‬
‫‪‬‬ ‫‪1‬‬ ‫‪‬‬
‫‪I Dsat  W  Cox  v sat  VGS  Vt  VDSsat ‬‬ ‫נוסחת הזרם ברוויה עבור תעלה קצרה‪:‬‬
‫‪‬‬ ‫‪2‬‬ ‫‪‬‬
‫השהיות ‪ -‬הגדרות‪:‬‬
‫‪ – tPLH‬הזמן שלוקח למוצא השער לעלות ממתח ‪ 0‬ועד ‪.VDD/2‬‬
‫‪ – tPHL‬הזמן שלוקח למוצא השער לרדת ממתח ‪ VDD‬ועד ‪.VDD/2‬‬
‫ההשהיה הכולל של שער מוגדרת לפי‪.tP=(tPLH+tPHL)/2 :‬‬
‫‪ – tTLH‬הזמן שלוקח למוצא השער לעלות מ ‪ 00%‬ו ‪ 00%‬של כל תחום המתח‪.‬‬
‫‪ – tTHL‬הזמן שלוקח למוצא השער לעלות מ ‪ 00%‬ו ‪ 00%‬של כל תחום המתח‪.‬‬
‫השהיות – חישובי זמנים של מהפך ‪:CMOS‬‬
‫זמן השהיה (טעינה מ ‪ 0V‬ועד ‪ VDD/2‬או פריקה מ ‪ VDD‬ועד ‪:)VDD/2‬‬

‫‪2C‬‬ ‫‪ Vt‬‬ ‫‪1  3V 4Vt‬‬ ‫‪‬‬

‫‪t PHL  t PLH ‬‬ ‫‪‬‬ ‫‪ ln  DD‬‬ ‫‪‬‬
‫‪k n' , p W L n, p VDD‬‬ ‫‪ Vt  VDD  Vt 2  V DD‬‬ ‫‪‬‬
‫‪1.6  C‬‬
‫‪t PHL  t PLH ‬‬ ‫נוסחה מקוצרת עבור טרנזיסטור עם ‪:Vt=0.2VDD‬‬
‫‪k‬‬ ‫'‬
‫‪n, p‬‬ ‫‪W L n, p VDD‬‬
‫זמן השהיה (טעינה מ ‪ 0V‬ועד ‪ VDD/2‬או פריקה מ ‪ VDD‬ועד ‪ )VDD/2‬לפי תאור מעגל ‪:RC‬‬

‫‪t PLH  t PHL  t0%50%  t50%10%   ln( 2)  0.693  0.693ReqC‬‬

‫זמן ‪ tTHL=tf‬או ‪ tTLH=ts‬לפי תאור מעגל ‪:RC‬‬
‫‪tTLH  tTHL  t10%90%  t90%10%   ln( 9)  2.2  2.2ReqC‬‬
‫‪3 VDS‬‬ ‫‪2.34‬‬ ‫כאשר ‪ Req‬מוגדר לפי‪:‬‬
‫‪Req ‬‬ ‫‪‬‬ ‫' ‪‬‬
‫‪4 I DSAT k n W L n VDD‬‬
‫‪1‬‬
 1 :‫פיזור הספק סטטי בשער‬
PStatic   V DD I
2

C  V DD
2
PDynamic   f C  C  V DD
2
:‫פיזור הספק דינאמי בשער‬
TC
.PDP=PDtP [joules] :)PDP – Power Delay Product( ‫פרמטר יעילות משפחה של שערים‬
.‫ כאשר לפחות אחד מפיזורי ההספק קיים‬PD=PStatic + PDynamic ‫כאשר‬

01% ‫ ל‬01% ‫טעינה מ‬-‫זמני פריקה‬

3.7C C  2(Vt  0.1VDD )  2(VDD  Vt ) 
tTHL  tTHL    ln   1
k W L n VDD
'
n k (W L) n (VDD  Vt )  (VDD  Vt )
'
n  0.1VDD 

:CMOS ‫ של מהפך‬VTC ‫מתחים חשובים ב‬

VOL=VSS VOH=VDD VIH 

1
5VDD  2Vt  V IL 
1
3VDD  2Vt 
8 8

NM L  V IL  VOL 
1
3VDD  2Vt  NM H  VOH  V IH 
1
3VDD  2Vt 
8 8

r (VDD  | Vtp |)  Vtn :‫ לאו דווקא סימטרי‬CMOS ‫מתח הסף של מהפך‬

Vth 
1 r
k p' W L  p
r :‫כאשר‬
k n' W L n

:‫) מוגדרת לפי‬VDS0( ‫ של טרנזיסטור בתחום הטריודי בראשית‬rDS ‫ההתנגדות האוהמית‬

1
rDS 
k n' , p W L n , p VGS  Vt 

.ro=VA/ID :‫ של טרנזיסטור בתחום הרוויה מוגדרת לפי‬ro ‫ההתנגדות‬

.VA=1/ ‫ וכן מתקיים‬.Early ‫ הוא מתח‬VA ‫כאשר‬

:‫נוסחאות לתכנון גדלי מהפכים משורשרים‬
 1  
N  log f ( F ) f e  f f  N CL
C g,1
NF
 C   C  :‫השהייה של שער בודד‬
t P  t p 0 1  ext   t p 0 1  ext   t p 0 1  f  
 C 
 Cint   g 
:‫ אופטימאלי‬N ‫השהייה של שרשרת שערים כאשר‬


t P min ( N )  N  t p 0 1  N F  
2
 ‫כניסות‪:‬‬ ‫דיאגראמת בלוקים של שער ‪ CMOS‬מורכב מרובה‬
‫מתחי המוצא של שער ‪ CMOS‬הם‪:‬‬
‫‪VOL=VSS‬‬ ‫‪VOH=VDD‬‬

‫נוסחאות לתכנון גדלי הטרנזיסטורים כך שיהיו שקולים לטרנזיסטור בודד‪:‬‬

‫‪W Leq  W L1  W L2  ...  W LN‬‬ ‫טרנזיסטורים במקביל‪:‬‬

‫‪W L eq‬‬ ‫‪‬‬

‫‪1‬‬
‫טרנזיסטורים בטור‪:‬‬
‫‪1‬‬ ‫‪1‬‬ ‫‪1‬‬
‫‪‬‬ ‫‪ ... ‬‬
‫‪W L 1 W L 2‬‬ ‫‪W L N‬‬

‫‪S=WL‬‬ ‫חישוב שטח של שער של טרנזיסטור‪:‬‬

‫‪S=(Wn+Wp)L‬‬ ‫חישוב שטח של מהפך‪:‬‬

‫כניסות‪:‬‬ ‫דיאגראמת בלוקים של שער ‪ Pseudo-NMOS‬מרובה‬

‫‪nCox W L n K n‬‬
‫‪r‬‬ ‫‪‬‬ ‫הגדרת היחס ‪:r‬‬
‫‪ pCox W L p K p‬‬
‫כאשר המונה מתאר את הגודל השקול של רשת ה ‪PDN‬‬
‫שהוא בדרך כלל שקול לזה של טרנזיסטור ‪ NMOS‬בודד‪.‬‬
‫המכנה מתאר את הגודל של ה ‪ PMOS‬הבודד הנמצא במעגל‪.‬‬

‫‪3‬‬
 :VTC ‫חישוב מתחים בעקומת ה‬
VDD  Vt  1
VOH  VDD VM  Vt  VOL  VDD  Vt 1  1  
r 1 r


VDD  Vt 2VDD  Vt  :‫הגדרות מתחי הסף‬

VIL  Vt  VIH  Vt 
r (r  1) 3r
:NM ‫הגדרות‬

 2   
NM H  VDD  Vt   1  NM L  Vt  VDD  Vt 1  1  
1 1
 
 3r   r r r  1 

:)VDD/2 ‫ ועד‬VDD ‫ או פריקה מ‬VDD/2 ‫ ועד‬0V ‫זמן השהיה מקורבים (טעינה מ‬

1.7C 1.7C
t PLH  t PHL 
 0.46 
k pVDD k n 1  VDD
 r 

:Logical effort - ‫מאמץ לוגי‬

G  g1  g2  g N  F   f1  f 2    f N   C L H  G  F h  N FG  N H
C g,1

tP  t p0  p  g  f   :‫השהייה של שער בודד‬

N N
H  N h
t P  t p 0   p j    t p0   p j  N 

:‫השהייה של שרשרת שערים‬
j 1     j 1  
 g1s1  i 1
si 
gi
 f
j 1
j i 1 :Sizing ‫הגדלים של הטרנזיסטורים‬

Gate Type p
g (for 1 to n input gates)
Gate Type
Inverter 1 1 2 3 n

Inverter 1 - - -
n-input NAND n
NAND 4/3 5/3 (n+2)/3
n-input NOR n
NOR 5/3 7/3 (2n+1)/3
‫ נחוץ לחישוב ההשהיה הכוללת‬p

4
 ‫‪Latches and FF‬‬
‫‪‬‬ ‫‪C1  C 2  C‬‬
‫‪ v (t )  VDD  v (0)  e t ‬כאשר‪ C Gm :‬‬ ‫משוואת המתחים במצב מטא סטבילי‪:‬‬
‫‪o‬‬
‫‪2‬‬

‫‪et ‬‬
‫‪MTBF (t r ) ‬‬ ‫מנוסחת ‪:MTBF‬‬
‫‪T0  f clk  a‬‬

‫‪ – a‬מספר השינויים בשנייה של האות הלא מסונכרן הנדגם ע"י ה ‪ .FF‬לפעמים כותבים ‪.fd‬‬

‫‪ – fclk‬תדר השעון הדוגם ב ‪.FF‬‬

‫‪ T0‬ו ‪ ‬הם פרמטרים של ה ‪ .FF‬בדרך כלל נתונים‪.‬‬

‫משפט הדפקים‬

‫משוואה כללית לטעינה ופריקה של קבל במעגל ‪RC:‬‬

‫‪v(t )  V f  (V f  Vi )e t ‬‬
‫‪v(t )  V  (V  Vi )et ‬‬
‫)‪ – V(t‬המתח על הקבל ברגע ‪ t‬כלשהו‪.‬‬

‫‪ – Vf = V‬המתח על הקבל השואף להיות ברגע ‪.t = ‬‬

‫‪ – Vi‬מתח התחלתי על הקבל ברגע ‪.t = 0‬‬

‫הזמן ‪ T‬לטעינה או פריקה של קבל במעגל ‪ RC‬כאשר ‪ =RC‬ממתח ‪ Vi‬ועד מתח מסוים ‪:Vt‬‬

‫‪ V f  Vi ‬‬
‫‪T    ln ‬‬ ‫‪‬‬
‫‪V V ‬‬
‫‪ f‬‬ ‫‪t ‬‬

‫זכרונות‬
‫‪C B  V‬‬
‫‪t ‬‬ ‫חישוב הזמן לפריקת הקבל במתח ‪ V‬עבור זרם ‪ I5‬הזורם ב ‪:Q5‬‬
‫‪I5‬‬
‫נוסחה סופית לחישוב הזרם הממוצע ב‪ SRAM -‬בעת קריאת תוכן התא בצד ה‪:'0' -‬‬

‫‪‬‬ ‫‪‬‬
‫‪I 5  I1  k n' W L 1 VDD  Vt  VQ  0.5 VQ2  4.75  k n' W L 1‬‬

‫‪5‬‬
CSVCS  CBVPr echarge  CS  CB   VPr echarge  V  :DRAM ‫חוק שימור המטען בזיכרון‬

Data Converters - ‫ממירי נתונים‬

Least Significant Bit = LSB=FS/2N = FSR/(2N-1)

DR = Dynamic Range = FS/LSB = 2N  DR [dB] = 20 log10(2N) = 6.02 N

 2N 
N code  Vin   :‫ ללא הזזה של חצי סיבית‬ADC ‫קידוד של‬
 FS 

 2N 
N code  roundVin   :‫ עם הזזה של חצי סיבית‬ADC ‫קידוד של‬
 FS 

 FS  1
r.m.s.(Q.N .)   N   :‫רעש הקוונטיזציה‬
 2  12

1
S  Va2 :Va ‫הספק אות סינוס בכניסה באמפליטודה‬
2

1
S  FS 2 :)Va=FS/2( ‫הספק אות סינוס בכניסה באמפליטודה מקסימלית‬
8

SINAD  1.761
ENOB  :ENOB=Effective # of Bits
6.02

Signal  noise  distortion

SINAD 
noise  distortion

 v   v 
T2  T1  A   N  N REF  A  :Dual-Slope ADC ‫ שנקבל ב‬N ‫הקוד‬
 VREF   VREF 

6
 ‫‪:PLL‬‬ ‫חוג נעול מופע ‪-‬‬

‫‪7‬‬