KHOA: ĐIỆN TỬ CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM

BỘ MÔN: KỸ THUẬT ĐIỆN TỬ Độc lập – Tự do – Hạnh phúc

BẢNG CẤU TRÚC NGÂN HÀNG CÂU HỎI THI KẾT THÚC HỌC PHẦN

Tên học phần: Thiết kế vi mạch CMOS VLSI Mã học phần: TEE0490
Số tín chỉ: 03 Hình thức thi: Vấn đáp
Thời gian làm bài/chuẩn bị: 20 phút
Học kỳ: 1 Năm học: 2021-2022

I. CẤU TRÚC NGÂN HÀNG CÂU HỎI

Độ khó/ Mức độ đánh giá
STT Câu hỏi
Cấp độ 1 (dễ) Cấp độ 2 (trung bình) Cập độ 3 (khó)
Nhớ Hiểu Vận dụng Phân tích Đánh giá Sáng tạo
1 Câu 1 x x
2 Câu 2 x x
3 Câu 3 x x
4 Câu 4 x x
5 Câu 5 x x
6 Câu 6 x x
7 Câu 7 x x
8 Câu 8 x x
9 Câu 9 x x
10 Câu 10 x x
11 Câu 11 x x
12 Câu 12 x x
13 Câu 13 x x
14 Câu 14 x x
15 Câu 15 x x
16 Câu 16 x x
17 Câu 17 x x
18 Câu 18 x x
19 Câu 19 x x
20 Câu 20 x x
21 Câu 21 x x
22 Câu 22 x x
23 Câu 23 x x
24 Câu 24 x x
25 Câu 25 x x
26 Câu 26 x x
27 Câu 27 x x
28 Câu 28 x x
29 Câu 29 x x
30 Câu 30 x x
31 Câu 31 x x x
32 Câu 32 x x x
33 Câu 33 x x x
34 Câu 34 x x x
35 Câu 35 x x x
36 Câu 36 x x x
37 Câu 37 x x x
38 Câu 38 x x x
39 Câu 39 x x x
40 Câu 40 x x x
41 Câu 41 x x x
42 Câu 42 x x x
43 Câu 43 x x x
44 Câu 44 x x x
45 Câu 45 x x x
46 Câu 46 x x x
47 Câu 47 x x x
48 Câu 48 x x x
49 Câu 49 x x x
50 Câu 50 x x x
51 Câu 51 x x x
52 Câu 52 x x x
53 Câu 53 x x x
54 Câu 54 x x x
55 Câu 55 x x x
56 Câu 56 x x x
57 Câu 57 x x x
58 Câu 58 x x x
59 Câu 59 x x x
60 Câu 60 x x x
61 Câu 61 x x x
62 Câu 62 x x x x
63 Câu 63 x x x x
64 Câu 64 x x x x
65 Câu 65 x x x x
66 Câu 66 x x x x
67 Câu 67 x x x x
68 Câu 68 x x x x
69 Câu 69 x x x x
70 Câu 70 x x x x
71 Câu 71 x x x x
72 Câu 72 x x x x
73 Câu 73 x x x x
74 Câu 74 x x x x
75 Câu 75 x x x x
76 Câu 76 x x x x
77 Câu 77 x x x x
78 Câu 78 x x x x
79 Câu 79 x x x x
80 Câu 80 x x x x
81 Câu 81 x x x x
 82 Câu 82 x x x x
83 Câu 83 x x x x
84 Câu 84 x x x x
85 Câu 85 x x x x
86 Câu 86 x x x x
87 Câu 87 x x x x
88 Câu 88 x x x x
89 Câu 89 x x x
90 Câu 90 x x x

II. NỘI DUNG NGÂN HÀNG CÂU HỎI

Ngân hàng câu hỏi gồm 90 câu chia theo 03 nội dung (mỗi nội dung 30 câu hỏi), phân bố cụ
thể như sau:
1. KIẾN THỨC TỔNG QUAN VỀ CÔNG NGHỆ CHẾ TẠO VI MẠCH TÍCH HỢP
Câu 1.1 Trình bày tổng quan về vi mạch tích hợp. Nêu vai trò của vi mạch tích hợp (IC)
trong thời đại ngày nay.
Câu 1.2 Dựa theo mức độ tích hợp của linh kiện, mạch tích hợp bao gồm những loại nào?
Câu 1.3 Anh (Chị) hãy nêu các loại vi mạch tích hợp mà anh (chị) biết.
Câu 1.4 Hãy trình bày về tình hình phát triển của công nghệ chế tạo chip.
Câu 1.5 Hãy nêu quy trình để thiết kế một vi mạch tích hợp. Trình bày về giai đoạn thiết kế
luận lý (Logical design – Front End design).
Câu 1.6 Hãy nêu quy trình để thiết kế một vi mạch tích hợp. Trình bày về giai đoạn thiết kế
vật lý (Physical design – Back End design).
Câu 1.7 Anh (Chị) hãy trình bày về công nghệ MOS, CMOS, CHMOS.
Câu 1.8 Anh (Chị) hãy trình bày về công nghệ BiCMOS.
Câu 1.9 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về quá trình nuôi cấy tinh thể.
Câu 1.10 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về quá trình sản xuất tấm phiến đế (wafer).
Câu 1.11 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về quá trình quang khắc (Photolithography).
Câu 1.12 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về quá trình tẩm thực (ăn mòn) hóa ướt (Wet chemistry).
Câu 1.13 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về quá trình khắc khô (Dry etching).
Câu 1.14 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về quá trình oxi hóa nhiệt (Oxidation).
Câu 1.15 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về quá trình khuếch tán (Diffusion).
Câu 1.16 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về quá trình cấy ion (Ion implantation).
Câu 1.17 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về quá trình khắc axit (etching techniques).
Câu 1.18 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về quá trình lắng đọng (Deposition).
Câu 1.19 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về quá trình kết tủa hóa pha hơi (Chemical Vapor Deposition - CVD).
Câu 1.20 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về quá trình lắng đọng vật lý (Physical Deposition).
Câu 1.21 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về kỹ thuật epitaxy chùm phân tử (Molecular beam epitaxy - MBE) để chế tạo màng mỏng.
Câu 1.22 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về kỹ thuật bay hơi (Evaporating).
Câu 1.23 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về kỹ thuật phún xạ (Sputtering).
Câu 1.24 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về quá trình kim loại hóa (Metallization).
Câu 1.25 Anh (chị) hãy nêu các khâu cơ bản trong công nghệ sản xuất VLSI chip. Trình bày
về quá trình đóng gói IC (IC Packaging).
Câu 1.26 Nêu sự khác biệt giữa các bóng bán dẫn NMOS, PMOS và CMOS.
Câu 1.27 Trình bày về công nghệ chế tạo NMOS.
Câu 1.28 Trình bày về công nghệ chế tạo PMOS.
Câu 1.29 Trình bày về công nghệ chế tạo CMOS.
Câu 1.30 Nêu những điểm giống và khác nhau giữa công nghệ TTL và CMOS và nêu các ưu,
nhược điểm của mỗi công nghệ này.
2. PHÂN TÍCH NGUYÊN LÝ HOẠT ĐỘNG CỦA CÁC MẠCH CMOS THỰC HIỆN
CÁC HÀM LOGIC TỔ HỢP
Cho mạch điện thực hiện chức năng mạch logic như hình vẽ trong Bảng 1 cột 2
a) Anh (Chị) hãy cho biết mạch điện thực hiện hàm logic trên sử dụng cấu trúc mắc nào
trong các cấu trúc (RTL, DRL, DTL, DCTL, TTL, ECL, MOS, CMOS) ?
b) Phân tích nguyên lý hoạt động của mạch cho từng trường hợp và cho biết mạch điện
trên thực hiện chức năng của hàm logic nào ?
c) Lập bảng chân lý (True Table) mô tả tất cả các trường hợp hoạt động của mạch.

Bảng 1. Sơ đồ mạch logic

STT Sơ đồ mạch logic

Câu 2.1

Câu 2.2
Câu 2.3

Câu 2.4

Câu 2.5
Câu 2.6

Câu 2.7

Câu 2.8
Câu 2.9

Câu 2.10

Câu 2.11
Câu 2.12

Câu 2.13

Câu 2.14
Câu 2.15

Câu 2.16

Câu 2.17
Câu 2.18

Câu 2.19

Câu 2.20
Câu 2.21

Câu 2.22

Câu 2.23
Câu 2.24

Câu 2.25

Câu 2.26
Câu 2.27

Câu 2.28

Câu 2.29
 Câu 2.30

3. THIẾT KẾ MẠCH LOGIC TỔ HỢP VÀ MẠCH LOGIC TUẦN TỰ DÙNG CMOS
Cho hàm logic có biểu thức cho trong Bảng 2 cột 2.
a) Lập bảng chân lý cho hàm F
b) Tối giản hóa hàm F (dạng tuyển) bằng phương pháp bìa Các nô
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL
thực hiện hàm ở ý b).
d) Thiết kế mạch CMOS thực hiện hàm ở ý b).
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d)
Bảng 2. Mô tả hàm logic cần tối giản và thực hiện

STT Mô tả hàm F

Câu 3.1 F (a, b, c) =  m (1, 4, 6 ) + D ( 5, 7 )

Câu 3.2 F (a, b, c, d ) =  M ( 2,3,8, 9 )  D (10,11,12,13,14,15)

Câu 3.3 F (a, b, c, d ) =  m (1, 2, 4, 5, 8, 14 ) + D ( 6, 10, 13)

Câu 3.4 F (a, b, c, d ) =  M ( 0, 2,3, 6, 7, 9 )  D ( 5,10,12 )

Câu 3.5 F (a, b, c, d ) =  m ( 0,1, 2, 4, 6,8,9,10 ) + D (5,11,13,15 )

Câu 3.6

Câu 3.7

Câu 3.8 Hàm AND-OR-INVERTER-21 (AOI-21): Y = A.B + C

Câu 3.9 Hàm OR-AND-INVERTER-21 (OAI-21): Y = ( A + B).C

Câu 3.10 Hàm AND-OR-INVERTER-22 (AOI-22): Y = ( A.B) + (C.D)

Câu 3.11 Hàm OR-OR-AND-INVERTER-22 (OAI-22): Y = ( A + B).(C + D)

Câu 3.12 Hàm OR-AND-INVERTER-31 (OAI-31): Y = ( A + B + C ).D

Câu 3.13 Hàm AND-OR-INVERTER-31 (AOI-31): Y = A.B.C + D

Câu 3.14 Y = ( A.B + C).D

Câu 3.15 Y = A.B + C.( A + B)

Câu 3.16 Thiết kế bộ mã hóa thập phân với các đầu ra là X3, X2, X1, X0
a) Lập bảng chân lý mô tả hoạt động của bộ mã hóa thập phân
b) Tìm biểu thức logic của hàm đầu ra X1 và X3 theo các biến vào
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế mạch CMOS thực hiện hàm ở ý b)
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.17 Thiết kế bộ giải mã nhị thập phân (BCD) sang mã “1 từ 10” với các đầu vào là
X3, X2, X1, X0 và các đầu ra là Y0 đến Y9.
a) Lập bảng chân lý mô tả hoạt động của bộ mã hóa thập phân
b) Tìm biểu thức logic của các đầu ra Y1 và Y6 theo các biến vào
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế mạch CMOS thực hiện hàm ở ý b)
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.18 Thiết kế bộ giải mã nhị thập phân (BCD) sang mã “1 từ 9” với các đầu vào là X3,
X2, X1, X0 và các đầu ra là Y0 đến Y9.
a) Lập bảng chân lý mô tả hoạt động của bộ mã hóa thập phân
b) Tìm biểu thức logic của các đầu ra Y2 và Y5 theo các biến vào
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế mạch CMOS thực hiện hàm ở ý b)
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.19 Thiết kế bộ cộng đầy đủ (Full Adder - FA) 2 số nhị phân 1 bit
a) Vẽ sơ đồ khối bộ và lập bảng chân lý mô tả hoạt động của bộ FA.
b) Tìm biểu thức logic của các đầu ra theo các biến vào
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế mạch CMOS thực hiện hàm ở ý b)
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.20 Thiết kế bộ trừ đầy đủ (Full Subtractor - FS) 2 số nhị phân 1 bit
a) Vẽ sơ đồ khối và lập bảng chân lý mô tả hoạt động của bộ FS
b) Tìm biểu thức logic của các đầu ra theo các biến vào
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế mạch CMOS thực hiện hàm ở ý b)
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.21 Thiết kế bộ so sánh đầy đủ (Comparator) 2 số nhị phân 2 bit
a) Vẽ sơ đồ khối bộ so sánh và lập bảng chân lý mô tả hoạt động của mạch so sánh
b) Tìm biểu thức logic của các đầu ra theo các biến vào
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế mạch CMOS thực hiện hàm ở ý b)
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.22 Thiết kế bộ giải mã LED 7 thanh mắc kiểu Katốt chung
a) Vẽ sơ đồ khối và lập bảng trạng thái mô tả hoạt động của bộ giải mã
b) Tìm biểu thức logic của hàm đầu ra thanh a theo các biến vào
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế mạch CMOS thực hiện hàm ở ý b)
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.23 Thiết kế bộ giải mã LED 7 thanh mắc kiểu Katốt chung
a) Vẽ sơ đồ khối và lập bảng trạng thái mô tả hoạt động của bộ giải mã
b) Tìm biểu thức logic của hàm đầu ra thanh c theo các biến vào
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế mạch CMOS thực hiện hàm ở ý b)
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.24 Thiết kế bộ giải mã LED 7 thanh mắc kiểu Katốt chung
a) Vẽ sơ đồ khối và lập bảng trạng thái mô tả hoạt động của bộ giải mã
b) Tìm biểu thức logic của hàm đầu ra thanh e theo các biến vào
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
 d) Thiết kế mạch CMOS thực hiện hàm ở ý b)
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).

Câu 3.25 Thiết kế bộ giải mã LED 7 thanh mắc kiểu Anốt chung
a) Vẽ sơ đồ khối và lập bảng trạng thái mô tả hoạt động của bộ giải mã
b) Tìm biểu thức logic của hàm đầu ra thanh b theo các biến vào
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế mạch CMOS thực hiện hàm ở ý b).
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.26 Thiết kế bộ giải mã LED 7 thanh mắc kiểu Anốt chung
a) Vẽ sơ đồ khối và lập bảng trạng thái mô tả hoạt động của bộ giải mã
b) Tìm biểu thức logic của hàm đầu ra thanh c theo các biến vào
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế mạch CMOS thực hiện hàm ở ý b)
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.27 Thiết kế bộ giải mã LED 7 thanh mắc kiểu Anốt chung
a) Vẽ sơ đồ khối và lập bảng trạng thái mô tả hoạt động của bộ giải mã
b) Tìm biểu thức logic của hàm đầu ra thanh e theo các biến vào
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế mạch CMOS thực hiện hàm ở ý b)
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.28 Thiết kế trigơ R-S không đồng bộ
a) Vẽ sơ đồ khối của trigơ và lập bảng trạng thái mô tả hoạt động của trigơ
b) Tìm biểu thức logic của các hàm đầu ra
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế cấu trúc mạch CMOS của trigơ
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.29 Thiết kế trigơ T đồng bộ
a) Vẽ sơ đồ khối và lập bảng trạng thái mô tả hoạt động của trigơ
b) Tìm biểu thức logic của các hàm đầu ra
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế cấu trúc mạch CMOS của trigơ
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.30 Thiết kế trigơ T đồng bộ
a) Vẽ sơ đồ khối và lập bảng trạng thái mô tả hoạt động của trigơ
b) Tìm biểu thức logic của các hàm đầu ra
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế cấu trúc mạch CMOS của trigơ
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).