Professional Documents
Culture Documents
Thiết kế vi mạch CMOS VLSI
Thiết kế vi mạch CMOS VLSI
BỘ MÔN: KỸ THUẬT ĐIỆN TỬ Độc lập – Tự do – Hạnh phúc
BẢNG CẤU TRÚC NGÂN HÀNG CÂU HỎI THI KẾT THÚC HỌC PHẦN
Tên học phần: Thiết kế vi mạch CMOS VLSI Mã học phần: TEE0490
Số tín chỉ: 03 Hình thức thi: Vấn đáp
Thời gian làm bài/chuẩn bị: 20 phút
Học kỳ: 1 Năm học: 2021-2022
Câu 2.1
Câu 2.2
Câu 2.3
Câu 2.4
Câu 2.5
Câu 2.6
Câu 2.7
Câu 2.8
Câu 2.9
Câu 2.10
Câu 2.11
Câu 2.12
Câu 2.13
Câu 2.14
Câu 2.15
Câu 2.16
Câu 2.17
Câu 2.18
Câu 2.19
Câu 2.20
Câu 2.21
Câu 2.22
Câu 2.23
Câu 2.24
Câu 2.25
Câu 2.26
Câu 2.27
Câu 2.28
Câu 2.29
Câu 2.30
3. THIẾT KẾ MẠCH LOGIC TỔ HỢP VÀ MẠCH LOGIC TUẦN TỰ DÙNG CMOS
Cho hàm logic có biểu thức cho trong Bảng 2 cột 2.
a) Lập bảng chân lý cho hàm F
b) Tối giản hóa hàm F (dạng tuyển) bằng phương pháp bìa Các nô
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL
thực hiện hàm ở ý b).
d) Thiết kế mạch CMOS thực hiện hàm ở ý b).
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d)
Bảng 2. Mô tả hàm logic cần tối giản và thực hiện
STT Mô tả hàm F
Câu 3.6
Câu 3.7
Câu 3.25 Thiết kế bộ giải mã LED 7 thanh mắc kiểu Anốt chung
a) Vẽ sơ đồ khối và lập bảng trạng thái mô tả hoạt động của bộ giải mã
b) Tìm biểu thức logic của hàm đầu ra thanh b theo các biến vào
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế mạch CMOS thực hiện hàm ở ý b).
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.26 Thiết kế bộ giải mã LED 7 thanh mắc kiểu Anốt chung
a) Vẽ sơ đồ khối và lập bảng trạng thái mô tả hoạt động của bộ giải mã
b) Tìm biểu thức logic của hàm đầu ra thanh c theo các biến vào
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế mạch CMOS thực hiện hàm ở ý b)
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.27 Thiết kế bộ giải mã LED 7 thanh mắc kiểu Anốt chung
a) Vẽ sơ đồ khối và lập bảng trạng thái mô tả hoạt động của bộ giải mã
b) Tìm biểu thức logic của hàm đầu ra thanh e theo các biến vào
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế mạch CMOS thực hiện hàm ở ý b)
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.28 Thiết kế trigơ R-S không đồng bộ
a) Vẽ sơ đồ khối của trigơ và lập bảng trạng thái mô tả hoạt động của trigơ
b) Tìm biểu thức logic của các hàm đầu ra
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế cấu trúc mạch CMOS của trigơ
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.29 Thiết kế trigơ T đồng bộ
a) Vẽ sơ đồ khối và lập bảng trạng thái mô tả hoạt động của trigơ
b) Tìm biểu thức logic của các hàm đầu ra
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế cấu trúc mạch CMOS của trigơ
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).
Câu 3.30 Thiết kế trigơ T đồng bộ
a) Vẽ sơ đồ khối và lập bảng trạng thái mô tả hoạt động của trigơ
b) Tìm biểu thức logic của các hàm đầu ra
c) Thiết kế mạch ở mức RTL (Register Transfer Level): viết chương trình VHDL thực
hiện hàm ở ý b).
d) Thiết kế cấu trúc mạch CMOS của trigơ
e) Thiết kế layout: vẽ lược đồ hình que (stick diagram) cho mạch CMOS trong ý d).