МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ

ЧЕРНІВЕЦЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ

ІМЕНІ ЮРІЯ ФЕДЬКОВИЧА

Навчально-науковий інститут фізико-технічних та комп’ютерних наук

Кафедра комп’ютерних систем та мереж

Лабораторна робота №2
ФУНКЦІОНАЛЬНА (ПОВЕДІНКОВА) ТА СТРУКТУРНА МОДЕЛЬ
ЦИФРОВОЇ СИСТЕМИ

Виконав студент 4-го

курсу
442ск гр.
Горда Георгій-Максим

Чернівці 2022
 Лабораторна робота №2
Варіант 4
Мета: Ознайомитися з функціональними (поведінковими) та
структурними моделями цифрових систем.
Завдання:
1. Отримав завдання згідно варіанту(рис. 1):

Рис. 1. Схема
F1= -, F2 = nor2, F3 = and2, F4 = or2.
2. Створити в інтегрованому середовищі Active-HDL функціональну
(поведінкову) модель цифрової системи відповідно до варіанту,
отримати схему (рис.3) засобами Active-HDL та вивести на екран
результати моделювання за допомогою Waveform Editor (рис.2).

library IEEE;
use IEEE.STD_LOGIC_1164.all;

entity part1 is
port(
ln1 : in BIT;
ln2 : in BIT;
out1 : out BIT
);
end part1;

--}} End of automatically maintained section

architecture part1 of part1 is

begin

out1<=(ln1 nor ln2)or(ln1 and ln2);

end part1;

Рис. 2 Часова діаграма поведінкової моделі

 Рис. 3. Отримана схема поведінкової моделі
3. Створити в інтегрованому середовищі Active-HDL структурну модель
цифрової системи відповідно до варіанту, отримати схему засобами
Active-HDL (Рис. 5) та вивести на екран результати моделювання за
допомогою Waveform Editor (Рис.4).
--{{ Section below this comment is automatically maintained
-- and may be overwritten
--{entity {part2} architecture {part2}}

library IEEE;
use IEEE.STD_LOGIC_1164.all;

entity part2 is
port(
ln1 : in BIT;
ln2 : in BIT;
out1 : out BIT
);
end part2;

--}} End of automatically maintained section

architecture part2 of part2 is

component nord2 is
port(
ln1 : in BIT;
ln2 : in BIT;
out1 : out BIT
);
end component;
component and2 is
port(
ln1 : in BIT;
ln2 : in BIT;
out1 : out BIT
);
end component;
component or2 is
 port(
ln1 : in BIT;
ln2 : in BIT;
out1 : out BIT
);
end component;
Signal A, B: bit;
begin
F1: nord2 port map (ln1,ln2, A);
F2: and2 port map (ln1,ln2,B);
F3: or2 port map (A,B, out1);

end part2;

Рис. 4. Часова діаграма структурної моделі

Рис. 5 Отримана схема структурної моделі

4. Для ініціалізації моделювання, присвоєння вхідних значень і виводу

результатів моделювання розробити та використати макрофайл

macro 1:
asim part1
wave ln1 ln2 out1
force ln1 0 10ns, 0 20ns, 1 30ns, 1 40ns, 0 50ns
force ln2 0 10ns, 1 20ns, 0 30ns, 1 40ns, 0 50ns
run 50ns
macro 2:
asim part2
wave ln1 ln2 out1
force ln1 0 10ns, 0 20ns, 1 30ns, 1 40ns, 0 50ns
force ln2 0 10ns, 1 20ns, 0 30ns, 1 40ns, 0 50ns
run 50nsrun 10ns
force in1 1
force in2 0
run 10ns
force in1 1
force in2 1
run 10ns
force in1 0
force in2 0
run 10ns

Висновки: Створено фукнціональну (поведінкову) та структурну

модель цифрової системи, використано макрофайли для ініціалізації
моделювання та порівнено отримані діаграами за допомогою Compare
Waveforms. В результаті отримали дві ідентичні діаграми.