Professional Documents
Culture Documents
DC &
Transient
Response
Outline
Pass Transistors
DC Response
Logic Levels and Noise Margins
Transient Response
RC Delay Models
Delay Estimation
VDD
Vgsn = Vin Idsp
Vin Vout
Vdsn = Vout Idsn
VDD
Vgsp = Vin - VDD Vtp < 0 Idsp
Vin Vout
Vdsp = Vout - VDD Idsn
Vin0 Vin5
Vin1 Vin4
Idsn, |Idsp|
Vin2 Vin3
Vin3 Vin2
Vin4 Vin1
VDD
Vout
Vin1 Vin4
Idsn, |Idsp|
VDD
Vin2 Vin3
Idsp
Vin3 Vin2 Vin Vout
Vin4 Vin1 Idsn
VDD
Vout
Vin0 Vin5
in5
Vin1 Vin4
Idsn
dsn, |Idsp
dsp
|
Vin2 Vin3
Vin3 Vin2
Vin4 Vin1
in0
VDD
DD
Vout
out
Vin0 Vin1
VDD Vin2
Vin0 Vin5
A B
Vout
Vin1 Vin4
C
Vin2 Vin3
Vin3
Vin3 Vin2 D Vin4 Vin5
Vin4 Vin1 E
0 Vtn VDD/2 VDD+Vtp
VDD VDD
Vout Vin
0
VDD
Vin
Vout
β p/β n > 1
Vin Vout
VOL
Vin
0
Vtn VIL VIH VDD- VDD
|Vtp|