Bai 5

176 Bài 5.
THIẾT KẾ VÀ LẮP RÁP CÁC MẠCH SỐ ỨNG DỤNG
BÀI 5: THIẾT KẾ VÀ LẮP RÁP CÁC MẠCH SỐ ỨNG DỤNG
 MỤC TIÊU
Bài thí nghiệm sẽ giúp cho sinh viên củng cố các kiến thức và kỹ năng sau:
- Trình bày được các phương pháp phân tích, tổng hợp và thiết kế các mạch
điều khiển số.
- Phân tích, kiểm tra và sửa chữa được các hư hỏng trong các mạch điều
khiển số ứng dụng.
- Thực hiện đọc hiểu, phân tích được sơ đồ và bảo trì các thiết bị điều khiển
số công nghiệp.
- Phân tích và thực hiện được phương pháp thiết kế của từng loại mạch số, từ
đó áp dụng vào việc thiết kế các mạch điều khiển số ứng dụng trong công
nghiệp.
Bài 5. THIẾT KẾ VÀ LẮP RÁP CÁC MẠCH SỐ ỨNG DỤNG 177
 Một vài lưu ý khi thiết kế mạch số
- Khi thiết kế mạch số, chúng ta lưu ý hạn chế tối đa linh kiện nếu có thể, việc này
sẽ tiết kiệm được thời gian và chi phí thiết kế.
- Đối với các mạch được thiết kế bằng cổng logic, việc sử dụng cùng một loại cổng
và các IC cùng họ logic là rất cần thiết. Điều đó sẽ giúp cho việc thiết kế được dễ
dàng, đồng thời làm tăng tính ổn định của hệ thống đặc biệt khi dùng cổng NAND và
các IC thuộc họ CMOS.
 Các hình sau trình bày cách tạo cổng NOT, AND, OR từ cổng NAND (định
lí DeMorgan):
A A
A A
A A . B = A+B A
A+B
B
B B
A A.B A.B A
A.B
B B
Hình 5.1. Tạo các cổng Logic cơ bản bằng cổng NAND
178 Bài 5. THIẾT KẾ VÀ LẮP RÁP CÁC MẠCH SỐ ỨNG DỤNG
 Sau khi đã chuyển đổi thành các cổng NAND, ta thực hiện rút gọn các cổng
sao cho mạch trở nên đơn giản nhất. Sau đây là một ví dụ chuyển đổi cổng
và rút gọn mạch logic với biểu thức ngõ ra: x = A.B + C.D
A
B
x = A.B + C.D
C
D
AND
OR
A
B
x
C
D
AND
A
B
x
C
D
Hình 5.2. Quá trình chuyển đổi cổng và rút gọn mạch Logic
- Vì các ngõ vào của mạch điều khiển số có thể là các ngõ ra của các cảm biến, các
mạch tạo xung clock hay các ngõ ra của các mạch điều khiển khác, nên sự tương thích
mức logic giữa các phần tử của mạch là rất quan trọng. Do đó ta cần lựa chọn phương
thức và thiết bị giao tiếp thích hợp.
 Một mạch điều khiển số bao gồm 3 khối cơ bản:
CLOCK Các TẢI

MẠCH ĐIỀU KHIỂN hoặc mạch
và Các tín LOGIC điều khiển
hiệu ngõ vào TẢI
Hình 5.3. Sơ đồ 3 khối cơ bản của mạch điều khiển số
 Khối ngõ vào: có thể là các tín hiệu xung, các tín hiệu ra của các cảm biến,
các công tắc và nút nhấn hoặc các ngõ ra của mạch tạo xung (clock),… Các
tín hiệu cảm biến thông thường là các tín hiệu điện áp dạng số, nếu là dạng
tuyến tính thì chúng ta thường kết hợp với bộ chuyển đổi ADC để tạo thành
tín hiệu thích hợp.
 Khối điều khiển: là các mạch điều khiển được thiết kế theo yêu cầu ứng
dụng của từng mạch, có thể bao gồm các bộ đếm, bộ giải mã - mã hóa, bộ
chuyển đổi A/D - D/A hoặc các bộ điều khiển logic khác. Trong nhiều ứng
dụng, các mạch điều khiển thông thường là sự kết hợp của các bộ điều khiển
trên và các cổng logic. Sự kết hợp như vậy sẽ tạo ra các mạch điều khiển từ
đơn giản đến phức tạp, có khả năng đáp ứng được các yêu cầu điều khiển
trong nhiều ứng dụng thực tế.
 Khối ngõ ra: bao gồm các mạch công suất, mạch điều khiển tải hoặc các tải
ngõ ra như động cơ, bóng đèn, relay,… Khi sử dụng các khối tải ngõ ra
trong mạch điều khiển cần chú ý về vấn đề tương thích mức điện áp (mức
logic nằm trong khoảng giá trị cho phép). Do đó, chúng ta cần chú ý và đưa
ra các phương pháp giao tiếp và bảo vệ thích hợp, đảm bảo các tải ngõ ra
hoạt động tốt và không ảnh hưởng tới bộ điều khiển và các thiết bị khác.
 Tín hiệu xung (clock): Tín hiệu xung clock (CK) thường được cung cấp
cho các số như: mạch đếm, mạch chứa các phần tử nhớ (flip-flop),… Đối
với các tín hiệu xung ta cần chú ý đến vấn đề tần số và biên độ để có thể
giao tiếp và đáp ứng tốt với các mạch điện khiển số. Một số mạch tạo xung
thông dụng sẽ được tác giả trình bày ở phần kế tiếp.
5.1. MỘT SỐ MẠCH TẠO XUNG THÔNG DỤNG

5.1.1. Mạch dao động đa hài
Đây là mạch dao động tạo xung mà không cần bất cứ sự kích hoạt từ các tín
hiệu khác, tần số dao động phụ thuộc vào các phần tử trong mạch.
 Mạch sử dụng IC NE555:

VCC
t1 t2
R1
VCC R
DIS
R2 555 OUT VO
TH
TR T
GND VC
+
C 104
T = 0,693.(R1 +2R2).C
Hình 5.4. Mạch tạo xung sử dụng NE555
Bảng 5.1. Bảng giá trị chu kì mạch tạo xung sử dụng NE555
Chu kì Giới hạn R-C

T = t1 + t2 R1 ≥ 1 KΩ
t1 = 0,693. (R1+R2).C R1 + R2 ≤ 6,6 MΩ
t2 = 0,693. R2C C ≥ 500 pF
 Mạch sử dụng cổng logic:

R
Vo
+
C T = 1/f
Hình 5.5. Mạch tạo xung sử dụng cổng logic

(mạch dao động Shmitt-trigger)
Bảng 5.2. Bảng giá trị tần số của mạch tạo xung sử dụng cổng logic
Loại IC Tần số Giới hạn R

7414 ≈ 0,8/RC R ≤ 500 Ω
74LS14 ≈ 0,8/RC R ≤ 2 KΩ
74HC14 ≈ 1,2/RC R ≤ 10 MΩ
 Mạch sử dụng IC đếm 4060B:

+12V Ngõ ra Qx Tần số
Q3 FQ3 = FXTAL / 16
VDD
Q4 FQ4 = FXTAL / 32
Q5 FQ5 = FXTAL / 64
4060 Qx
Q6 FQ6 = FXTAL / 128
VSS Q7 FQ7 = FXTAL / 512
1MΩ
Q8 FQ8 = FXTAL / 1024
Q9 FQ9 = FXTAL / 2048
33p 33p Q11 FQ12 = FXTAL / 4096
Q12 FQ13 = FXTAL / 8192
XTAL = 32,768 KHz Q13 FQ14 = FXTAL / 16384
Hình 5.6. Mạch tạo xung sử dụng IC đếm 4060B
5.1.2. Mạch tạo xung đơn ổn

Mạch tạo xung đơn ổn là mạch tạo một xung ở ngõ ra (đơn ổn) khi có xung
kích ở ngõ vào. Độ rộng xung đơn ổn phụ thuộc vào các phần tử trong mạch.
 Mạch sử dụng IC NE555:

VCC
R
VCC R
DIS
555 OUT VO
TH
TR
GND VC
t t
Xung kích
+
C 104
t = 1,1.RC
Hình 5.7. Mạch tạo xung đơn ổn sử dụng NE555
 Mạch sử dụng cổng logic:
VCC
VIN VO
C
t t = 0,7.RC
Hình 5.8. Mạch tạo xung đơn ổn sử dụng cổng logic

5.2. CÁC BƯỚC THIẾT KẾ MẠCH SỐ

Ở phần trước đã nêu một số điểm cần lưu ý khi thiết kế mạch số, sau đây tác giả sẽ
trình bày cách bước thiết kế đối với một vài mạch số cơ bản được ứng dụng nhiều
trong thực tế.
 Các mạch điều khiển số chỉ sử dụng các cổng logic:
- Bước 1: Từ các yêu cầu thực tế của ứng dụng, ta sẽ vẽ sơ đồ khối bao gồm đầy
đủ số lượng các ngõ vào và ngõ ra.
- Bước 2: Tiếp theo ta sẽ lập bảng trạng thái các ngõ vào/ngõ ra dựa theo các yêu
cầu ứng dụng.
- Bước 3: Dựa vào bảng trạng thái các ngõ vào/ra, ta xác định biểu thức các ngõ
ra theo các ngõ vào tương ứng. Sau khi xác định biểu thức các ngõ ra, ta thực
hiện rút gọn bằng các phương pháp đại số hoặc bìa K. Ở đây, chúng ta có thể
tiếp tục biến đổi biểu thức đã rút gọn sao cho số lượng cổng logic được sử dụng
là thấp nhất.
- Bước 4: Từ biểu thức các ngõ ra theo các ngõ vào đã được tối ưu ở phần trên, ta
xây dựng các mạch điện sử dụng các cổng logic tương ứng.
Ví dụ: Xem các ví dụ ở mục “Các mạch ứng dụng” trong Bài 1.
 Các mạch đếm không đồng bộ sử dụng Flip-Flop:

Cấu tạo của các mạch đếm không đồng bộ là các flip-flop mắc nối tiếp nhau,
nếu có N flip-flop sẽ tạo thành bộ đếm N bit.
Đặc điểm của các mạch đếm này là xung Clock chỉ được kích vào tầng flip-
flop đầu tiên, các ngõ vào xung của các tầng flip-flop sau được lấy từ các ngõ ra
của tầng flip-flop trước đó.
- Bước 1: Từ các thông số của mạch đếm ta lựa chọn loại, số lượng và kiểu kết
nối của flip-flop để thiết kế mạch: số bit của bộ đếm (số flip-flop), kiểu tác
động của xung clock. (Đối với các mạch đếm nối tiếp ta có 4 kiểu kết nối flip-
flop để xây dựng mạch)
- Bước 2: Tiếp theo ta sẽ lập bảng trạng thái các ngõ vào/ra theo yêu cầu ứng
dụng: kiểu đếm lên hay đếm xuống, bộ đếm MOD?
- Bước 3: Vẽ dạng sóng của mạch đếm theo bảng trạng thái.
- Bước 4: Dựa vào bảng trạng thái và dạng sóng ngõ ra, ta xây dựng mạch điện
sử dụng các flip-flop và sự kết hợp cổng logic nếu có.
Ví dụ: Thiết kế một mạch đếm nối tiếp với các yêu cầu sau: mạch đếm xuống,
MOD16, xung clock tác động ở cạnh xuống.
Bước 1: Từ yêu cầu trên ta sẽ sử dụng 4 flip-flop loại T (D_flip-flop
hoặc JK_flip-flop) với ngõ vào xung clock tích cực ở cạnh xuống. Vì mạch đếm
lên và xung clock tác động ở cạnh xuống nên sơ đồ mạch thiết kế với xung
clock được kết nối như sau:
Q0 Q1 QN
1 1 1
S S S
T Q T Q T Q
CK CK T_FF CK T_FF CK T_FF
Q Q Q
R R R
Hình 5.9. Sơ đồ bộ đếm nối tiếp - đếm xuống - CK tác động tại cạnh xuống
 Ngoài sơ đồ thiết kế trên, còn có 3 kiểu sơ đồ khác của bộ đếm nối tiếp:
Q0 Q1 QN
1 1 1
S S S
T Q T Q T Q
Q Q Q
R R R
Hình 5.10. Sơ đồ bộ đếm nối tiếp - đếm xuống - CK tác động tại cạnh lên
Q0 Q1 QN
1 1 1
S S S
T Q T Q T Q
Q Q Q
R R R
Hình 5.11. Sơ đồ bộ đếm nối tiếp - đếm lên - CK tác động tại cạnh lên
Q0 Q1 QN
1 1 1
S S S
T Q T Q T Q
Q Q Q
R R R
:
Hình 5.12. Sơ đồ bộ đếm nối tiếp - đếm lên - CK tác động tại cạnh xuống
Bước 2: Lập bảng trạng thái các ngõ ra và ngõ vào (clock) của mạch đếm
xuống, MOD16:
Bảng 5.3. Bảng trạng thái ngõ ra của mạch đếm xuống MOD16
CK Q3 Q2 Q1 Q0
↓ 15 1 1 1 1
↓ 14 1 1 1 0
↓ 13 1 1 0 1
↓ 12 1 1 0 0
↓ 11 1 0 1 1
↓ 10 1 0 1 0
↓9 1 0 0 1
↓8 1 0 0 0
↓7 0 1 1 1
↓6 0 1 1 0
↓5 0 1 0 1
↓4 0 1 0 0
↓3 0 0 1 1
↓2 0 0 1 0
↓1 0 0 0 1
↓0 0 0 0 0
Bước 3: Vẽ dạng sóng ngõ ra của mạch:

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
CK
Q0
Q1
Q2
Q3
Hình 5.13. Dạng sóng ngõ ra của mạch đếm xuống - MOD16
Bước 4: Xây dựng mạch điện:

Q0 Q1 Q2 Q3
1 1 1 1
S S S S
T Q T Q T Q T Q
CK CK T_FF CK T_FF CK T_FF CK T_FF
Q Q Q Q
R R R R
Hình 5.14. Sơ đồ bộ đếm nối tiếp - đếm xuống - CK tác động tại cạnh xuống
 Các mạch điều khiển số tổng hợp: Vài thiết kế mạch số điển hình được ứng
dụng rộng rãi trong thực tế được tác giả trình bày ở phần sau.
5.3. THIẾT KẾ VÀ LẮP RÁP CÁC MẠCH ỨNG DỤNG

5.3.1. Thiết kế các mạch điều khiển đèn LED
Ở bài 3 chúng ta đã khảo sát mạch đếm vòng để tạo ra các ứng dụng mạch đèn
sáng đuổi trên 10 LED (dùng IC 4017) và sáng lan trên 16 LED (dùng 2 IC
74LS164), các mạch này thường được sử dụng rất nhiều trong các ứng dụng đèn quảng
cáo. Sau đây, chúng ta sẽ phát triển thêm một số mạch điều khiển đèn với nhiều hiệu
ứng khác nhau để tạo ra nhiều ứng dụng đèn quảng cáo với các hiệu ứng đa dạng.
5.3.1.1 Thiết kế mạch điều khiển 20 đèn sáng đuổi từ Trái qua Phải
 Yêu cầu:
Sử dụng IC số và các linh kiện khác để thiết kế một mạch điều khiển 20 LED
đơn sáng đuổi từ Trái qua Phải và quá trình được lặp lại liên tục.
 Thiết kế:
- Ý tưởng thiết kế đặt ra là dựa trên sự hoạt động của mạch đếm vòng sử dụng 2
IC 4017. Các ngõ ra của IC được kết nối với các LED đơn, ngõ vào xung đếm
(Clock) được tạo ra bởi khối dao động sử dụng IC NE555. Hoạt động nối tiếp của 2
IC được tạo bởi bộ chuyển mạch dùng Flip Flop D, các cổng Logic và các
Transistor sẽ tạo thành hiệu ứng chạy đuổi trên 20 LED đơn.
- Sơ đồ khối:
Bộ chuyển
mạch (D-FF)
Bộ đếm Bộ đếm
Bộ tạo xung
vòng (4017) vòng (4017)
20 LED sáng ĐUỔI từ Trái → Phải
Hình 5.15. Sơ đồ khối mạch điều khiển 20 đèn sáng đuổi từ Trái qua Phải
5V 5V 5V 5V 5V
5V 5V
S 10K
10K J Q
10K CK 4027
10K C1815 C1815
K Q
10K C1815 R
10K C1815 +
2,2K 2,2K 2,2K
5V
VDD CK CKI VDD CK CKI
4017 MR 4017 MR
2,2K VSS VSS
VCC R Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9
100K DIS
555 OUT
TH 330
TR
GND VC
+
1µF 104
Hình 5.16. Sơ đồ mạch điều khiển 20 đèn sáng ĐUỔI từ Trái qua Phải
 Thực hành:
Sinh viên thực hiện theo các trình tự sau:
- Giải thích chi tiết hoạt động của mạch: phân tích rõ chức năng của từng khối
riêng biệt và giải thích được vai trò của các linh kiện trong khối đó. Nêu được ý
tưởng thiết kế và nguyên lí hoạt động của mạch, từ đó có thể bổ sung các ý
tưởng thiết kế khác.
- Thực hiện lắp ráp theo sơ đồ mạch trên và nhận xét kết quả.
- Từ thiết kế trên, sinh viên tự phát triển và tạo ra mạch điều khiển đèn LED có
hiệu ứng sáng đuổi từ 2 bên ngoài vào hoặc từ trong ra 2 bên.
- Thực hiện lắp ráp mạch theo thiết kế của yêu cầu trên và nhận xét kết quả đạt
được.
- Báo cáo các kết quả thực hiện.

5.3.1.2. Thiết kế mạch điều khiển 10 đèn sáng lan và giảm độ sáng
 Yêu cầu:
Sử dụng IC số và các linh kiện khác để thiết kế một mạch điều khiển 10 Led
đơn sáng lan từ trái qua phải, có độ sáng giảm dần và quá trình được lặp lại liên
tục.
 Thiết kế:
- Nguyên tắc thiết kế vẫn dựa vào sự hoạt động đếm vòng của IC4017 tương tự
bài Led sáng đuổi. Điểm khác ở đây là có thêm hiệu ứng giảm dần độ sáng, ý
tưởng này được thực hiện bởi sự kết hợp các linh kiện bán dẫn tại các ngõ ra của
IC4017.
- Quá trình giảm độ sáng được tạo ra bởi sự nạp và xả điện của các tụ phân cực
qua transistor đến Led. Nếu giá trị tụ càng lớn thì quá trình nạp xả điện của càng
chậm, do đó giá trị này cần được tính toán sao cho tạo ra hiệu ứng sáng lan và giảm
dần độ sáng một cách hợp lí.
- Tốc độ sáng lan và giảm dần độ sáng được tính dựa vào tần số của xung clock
tại khối NE555 (qui định tốc độ sáng Led) và thời hằng nạp xả tụ (qui định bởi các
giá trị R và C).
- Sơ đồ khối:
Bộ đếm
Bộ tạo xung
vòng (4017)
10 LED sáng LAN từ Trái → Phải, giảm độ sáng
Hình 5.17. Sơ đồ khối 10 đèn sáng LAN từ Trái qua Phải, độ sáng giảm dần
+12V
2,2K
VCC R
100K DIS
555 OUT
TH +12V
TR
GND VC
+
1µF 104 +
VDD CK CKI 10µF
4017 MR
2,2K
VSS
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9
10K 10K 10K 10K 10K 10K 10K 10K 10K 10K
12V 12V 12V 12V 12V 12V 12V 12V 12V 12V
C1815 C1815 C1815 C1815 C1815 C1815 C1815 C1815 C1815 C1815
A1015 A1015 A1015 A1015 A1015 A1015 A1015 A1015 A1015 A1015
680 + 680 + 680 + 680 + 680 + 680 + 680 + 680 + 680 + 680 +
2200µF 2200µF 2200µF 2200µF 2200µF 2200µF 2200µF 2200µF 2200µF 2200µF
Hình 5.18: Sơ đồ mạch điều khiển 10 đèn sáng LAN từ Trái qua Phải, có độ sáng giảm dần
 Thực hành:
- Xác định tốc độ sáng dần của LED và giảm dần độ sáng, viết biểu thức tính
tốc độ trên và thời hằng nạp và xả của tụ điện.

5.3.1.3. Thiết kế mạch điều khiển 16 đèn sáng lan và giảm độ sáng
 Yêu cầu:
Theo cách thiết kế mạch đèn sáng lan được trình bày ở phần trên, ta sử dụng
các quá trình nạp xả điện của tụ để tạo các hiệu ứng giảm dần độ sáng. Ở phần này,
tác giả sẽ trình bày thêm một phương pháp khác để tạo ra hiệu ứng giảm độ sáng
mà không dùng tụ điện (kiểu analog). Phần thiết kế 16 LED sáng lan được trình
bày bên dưới.
 Thiết kế:
- Nguyên tắc thiết kế ở đây là sự kết hợp hoạt động của IC ghi dịch (74164) và
IC đếm vòng (4017). Hoạt động nối tiếp của 2 IC ghi dịch sẽ tạo hiệu ứng sáng
LAN cho 16 LED, kết hợp các IC đếm ngõ ra sẽ tạo thành hiệu ứng giảm dần độ
sáng.
- Mỗi ngõ ra chung của 2 IC 74LS164 được nối với chân ngõ vào xung (CK)
của một IC 4017 để cho phép hoạt động đếm. Đồng thời IC 4017 đếm do xung
(CKI) được cấp bởi bộ tạo xung NE555. Sự kết nối này sẽ qui định IC4017 nào
được cho phép đếm và việc kết hợp các điện trở ngõ ra để tạo thành hiệu ứng tắt
dần cho mỗi LED.
- Đây là cách thiết kế tạo ra hiệu ứng sáng lan với độ sáng giảm dần hoàn toàn
bằng phương pháp điều khiển số.
- Sơ đồ khối:
Bộ tạo xung
Sáng lan Sáng lan

(74LS164) (74LS164)
A A
16 LED sáng LAN từ Trái→Phải_Độ sáng giảm dần
Hình 5.19. Sơ đồ khối điều khiển 16 đèn sáng LAN từ Trái-Phải, độ sáng giảm dần
+5V
+5V
4,7K 2,2K +5V 2,2K
2,2K
VCC R
100K DIS
VDD CK CL + VDD CK CL +
555 OUT A
A 10µF 10µF
TH 10K 74LS164 GND 74LS164 GND
B B
TR
QAQB4 QAQB4
C1815
GND VC QC QD QE QF QG QH QC QD QE QF QG QH
+
1µF 104
5V
5V 5V 5V 5V 5V 5V 5V
VDD CK CKI VCC VCC VCC VCC VCC VCC VCC

4017 4017 4017 4017 4017 4017 4017
4017 MR Q1 Q8 Q1 Q8 Q1 Q8 Q1 Q8 Q1 Q8 Q1 Q8 Q1 Q8
Q Q Q Q Q Q Q
VSS
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9
330Ω 100Ω x7
5V 5V 5V 5V 5V 5V 5V 5V
VCC VCC VCC VCC VCC VCC VCC VCC

4017 4017 4017 4017 4017 4017 4017 4017
Q1 Q8 Q1 Q8 Q1 Q8 Q1 Q8 Q1 Q8 Q1 Q8 Q1 Q8 Q1 Q8
Q Q Q Q Q Q Q Q
Hình 5.20. Sơ đồ mạch 16 đèn sáng LAN từ Trái-Phải, độ sáng giảm dần
 Thực hành:

5.3.1.4. Thiết kế mạch điều khiển 8 đèn sáng lan – đổi chiều và giảm độ sáng
 Yêu cầu:
Thiết kế mạch điều khiển 8 LED sáng lan từ Trái→Phải và giảm dần độ sáng.
Sau khi tắt hết thì sẽ tiếp tục sáng lan ngược lại từ Phải→Trái với độ sáng giảm
dần.
 Thiết kế:
- Nguyên tắc thiết kế cũng dựa vào sự hoạt động của 2 IC ghi dịch 74164. Bộ
chuyển mạch (D-Flip Flop) đảo trạng thái ngõ ra liên tục và làm 2 IC ghi dịch hoạt
động luân phiên, nghĩa là nếu IC(A) hoạt động thì IC(B) sẽ dừng và ngược lại.
- Các ngõ ra của 2 IC ghi dịch được kết nối chung nhau thành 8 ngõ ra theo đối
xứng theo hình vẽ nhằm tạo ra hiệu ứng sáng đổi chiều. Mỗi ngõ ra IC ghi dịch
được nối với chân ngõ vào xung (CK) của mỗi IC 4017 để cho phép đếm. Đồng
thời sự kết hợp ngõ ra IC 4017 với các điện trở và LED để tạo hiệu ứng độ sáng
giảm dần tương tự ở bài trước.
- Sơ đồ khối:
1
0 Bộ chuyển
Bộ tạo xung
mạch (D-FF)
Sáng lan Sáng lan

(74LS164) (74LS164)
A B
8 LED sáng LAN từ Trái→Phải và từ Phải→Trái, có độ sáng giảm dần
Hình 5.21. Sơ đồ khối 8 đèn sáng LAN từ Trái-Phải và Phải-Trái, độ sáng giảm dần
+5V 5V
S 10K
Q D
+5V +5V
2,2K 4013 CK
VCC R 10K 10K C1815
DIS Q
100K R
VDD CK CL VDD CK CL
555 OUT 5V
TH A A + 10K
74LS164 GND 74LS164 GND 10 µF
TR B B
QAQB4 QAQB4
GND VC
QC QD QE QF QG QH QC QD QE QF QG QH 10K
+ 10K 10K
1µF 104
C1815 C1815
2,2K x 8
5V
5V 5V 5V 5V 5V 5V 5V
VDD CK CKI VCC VCC VCC VCC VCC VCC VCC

4017 4017 4017 4017 4017 4017 4017
4017 MR Q1 Q8 Q1 Q8 Q1 Q8 Q1 Q8 Q1 Q8 Q1 Q8 Q1 Q8
Q Q Q Q Q Q Q
VSS
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9
330Ω 100Ω x 7
Hình 5.22. Sơ đồ mạch 8 đèn sáng LAN từ Trái-Phải và Phải-Trái, giảm độ sáng
 Thực hành:

5.3.1.5. Thiết kế mạch điều khiển 8 đèn sáng lan – tắt lan và đổi chiều
 Yêu cầu:
Thiết kế mạch số điều khiển 8 LED với các yêu cầu sau:
- Sáng lan từ Trái → Phải.
- Tắt lan từ Phải → Trái.
- Sáng lan từ Phải → Trái.
- Tắt lan từ Trái → Phải.
Và các quá trình trên được lặp lại liên tục.
 Thiết kế:
- Nguyên tắc thiết kế ở mạch này cũng dựa vào hoạt động của 2 IC ghi dịch
74164 nhưng có thêm sự kết hợp các ngõ ra IC với ngõ vào các cổng EX-OR, và
đây chính là điểm quan trọng trong thiết kế nhằm tạo các hiệu ứng sáng tắt theo
yêu cầu. Ngõ ra của mỗi cổng EX-OR sẽ được kết nối với 1 LED đơn.
Bảng 5.4. Bảng sự thật của cổng EX-OR
A B A EX-OR B
0 0 0
0 1 1
1 0 1
1 1 0
- Xung Clock (FCK) được lấy từ bộ tạo xung dùng IC555, đây là nguồn xung
cấp cho 2 IC ghi dịch và bộ chia xung (chia 8) sử dụng IC đếm 4017.
- Ngõ ra bộ chia xung sẽ tạo ra xung có tần số (FCK /8) và cấp cho bộ chuyển
mạch, bộ chuyển mạch này sẽ qui định dữ liệu vào của các thanh ghi dịch là 0_Tắt
lan hoặc 1_Sáng lan (theo bảng 5.4).
- Đồng thời xung (FCK /8) cũng được đưa tới bộ đếm vòng IC4017, bộ đếm này
kết hợp với bộ chuyển mạch thông qua cổng AND cho phép lựa chọn một IC ghi
dịch hoạt động, từ đó tạo ra các hiệu ứng sáng tắt khác nhau.
- Sau đây là sơ đồ khối mạch điều khiển và bảng tóm tắt hoạt động của mạch:
Bộ chia xung
FCK /8
Bộ điều
Bộ chuyển A/B
khiển (chọn
mạch (D-FF) F
IC ghi dịch)
1
Sáng lan Sáng lan Bộ tạo xung

(74LS164) (74LS164)
FCK
A B
Khối 8 LED sáng LAN-tắt LAN và đổi chiều
Hình 5.23. Sơ đồ khối mạch điều khiển 8 đèn sáng LAN – tắt LAN và đổi chiều
Bảng 5.5. Bảng mô tả hoạt động của mạch
FCK/8 QB QA QA\ Data 164(A) Data 164(B) IC hoạt động Hoạt động
↑ 0 0 1 1 0 164 (A) Sáng lan T→P
↑ 0 1 0 1 1 164 (B) Tắt lan P→T
↑ 1 0 1 1 0 164 (B) Sáng lan P→T
↑ 1 1 0 0 0 164 (A) Tắt lan T→P
FCK/8: ngõ ra xung của bộ chia 8 (4017)
QA , QA\ : hai ngõ ra của bộ chuyển mạch A (D Flip Flop)
QB , QB\ : hai ngõ ra của bộ chuyển mạch B (D Flip Flop)
Data 164(A): dữ liệu ngõ vào nối tiếp của thanh ghi dịch 74LS164 (A)
Data 164(B): dữ liệu ngõ vào nối tiếp của thanh ghi dịch 74LS164 (B)
5V 5V
5V 5V
S S
J Q J Q VDD CK
VDD CK CKI CKI
CK 4027 CK 4027 MR
4017 MR 4017
K Q K Q VSS
VSS R R
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9
5V 5V
VDD CK CL VDD CK CL
A A
74LS164 GND 74LS164 GND
B B
QAQB4
QC QD QE QF QG QH QAQB4
QC QD QE QF QG QH
+5V
2,2K
VCC R
100K DIS
555 OUT
TH
330Ω TR
330Ω 330Ω 330Ω 330Ω 330Ω 330Ω 330Ω GND VC
+
1µF 104
Hình 5.24. Sơ đồ mạch 8 đèn sáng LAN – tắt LAN và đổi chiều
 Thực hành:

5.3.1.6. Thiết kế mạch điều khiển 8 đèn sáng dồn từ Trái qua Phải
 Yêu cầu:
Các phần trước đã trình bày các kiểu Sáng tắt của LED đơn như Sáng đuổi,
Sáng lan có độ sáng giảm dần,… với nhiều thiết kế khác nhau. Bây giờ chúng ta sẽ
thiết kế thêm một hiệu ứng cũng khá phổ biến trong các ứng dụng đèn quảng cáo là
hiệu ứng Sáng dồn.
 Thiết kế:
- Nguyên tắc thiết kế kiểu Sáng dồn khá phức tạp so với các kiểu khác, đó là sự
kết hợp của 2 kiểu Sáng đuổi và Sáng lan ngược chiều nhau. Trong đó, trạng thái
sáng của LED ở kiểu Sáng đuổi sẽ giảm dần sau mỗi quá trình sáng lặp lại.
- Sơ đồ khối:
PL Reset
Reset
Bộ đếm BCD / Đếm vòng 8 bit Ghi dịch 8 bit

Giải mã 4→10 (4017) (74LS164)
Sáng ĐUỔI Trái→Phải Sáng LAN Phải→Trái
Bộ tạo xung
Sáng DỒN từ Trái → Phải
Hình 5.25. Sơ đồ khối mạch 8 đèn sáng DỒN từ Trái qua Phải
+5V
+5V +5V +5V

2,2K
2,2K
VCC 2,2K +
R +
VDD A3 A2 A1 A0 PL U/D VDD CK CKI VDD CL
100K DIS 10µF A 10µF
TC MR
555 OUT CP 4510 +
4017 B 74LS164 GND
TH MR +5V 2,2K
330 10µF VSS CP
TR QD QF QG CE VSS 2,2K Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 QAQB QC QD QE QF QG QH
GND VC
+ +5V
1µF 104
VDD D C B A
4028
VSS
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9
330 330 330 330 330 330 330 330
Hình 5.26. Sơ đồ mạch điều khiển 8 đèn sáng DỒN từ Trái qua Phải
 Thực hành:

5.3.2. Thiết kế các mạch định thời
5.2.2.1. Thiết kế mạch định thời với thời gian đặt hiển thị số
 Yêu cầu:
Thiết kế mạch định thời gian tắt thiết bị với yêu cầu mạch có thể cài đặt và và
hiển thị thời gian định thời trên 2 LED 7 đoạn.
 Thiết kế:
- Với yêu cầu trên, ta có thể kết hợp 2 bộ đếm Mod-10 để tạo thành kiểu đếm
xuống (từ số đặt trước về 00) hoặc đếm lên (từ 00 đến số đặt trước) và tạo khoảng
thời gian định thời theo yêu cầu. Khi quá trình đếm kết thúc, bộ đếm sẽ dừng lại
đồng thời tạo xung kích tắt thiết bị cần định thời.
- Ở đây, tác giả chọn giải pháp thứ nhất nghĩa là đếm xuống từ số đặt trước về
00. Do đó, ta sẽ thiết mạch đếm xuống nhưng để đặt trước số đếm ban đầu thì bộ
đếm phải đếm lên khi có tín hiệu cài đặt. Sau khi cài đặt xong, hoạt động đếm sẽ
được cho phép và đếm đến khi bằng 00 thì tạo ra tín hiệu Reset làm dừng bộ đếm
đồng thời tắt thiết bị cần định thời.
- Sự kết hợp giữa hoạt động đếm lên đặt trước số đếm và đếm xuống từ số đặt
trước về 0 chính là điểm quan trọng nhất của thiết kế này. Quá trình diễn ra như
sau:
+ Ban đầu khi mới cấp điện hoặc nhấn phím RESET, ngõ ra đảo của Flip
Flop B (4013B) QB\ =1 qui định bộ đếm (UP=1), đồng thời mở cổng
NAND_B và khi đó ta nhấn phím PRESET (xung CK2 được cấp vào cổng
NAND_B) sẽ cho phép bộ đếm tăng đến số đặt trước. Lúc này QB = 0 khóa
cổng NAND_A không cho phép ngõ vào xung CK1.
+ Khi nhả phím PRESET thì bộ đếm dừng lại vì xung CK2 =0. Bộ đếm
dừng và bộ giải mã hiển thị sẽ hiển thị số hiện tại (đặt trước) ở 2 LED 7
đoạn.
+ Khi ta nhấn phím START thì ngõ ra QB\ =0 qui định bộ đếm xuống
(D\=0) đồng thời QB =1 mở cổng NAND_A sẽ cho phép đếm xuống bởi
xung CK1.
+ Khi đếm đến số 00 thì sẽ RESET bộ đếm và quá trình cài đặt thời gian
định thời được thực hiện như ban đầu.
- Tín hiệu Reset làm dừng bộ đếm đồng thời cũng là tín hiệu điều khiển tắt thiết
bị định thời thông qua các linh kiện bán dẫn như: BJT, SCR, TRIẮC,… hoặc các
linh kiện khác như Relay, Relay bán dẫn,… tùy theo từng yêu cầu thiết kế.
- Sau đây là sơ đồ khối mạch định thời:
CK1
Mạch tạo xung
A U/D U/D
Bộ chuyển 1 Bộ đếm Bộ đếm
mạch D-FF 0 MOD10 MOD10
B
CK2
Reset
Bộ giải mã Bộ giải mã
PRESET BCD→7Seg BCD→7Seg
UNITS TENS
Hình 5.27. Sơ đồ khối mạch định thời với thời gian hiển thị trên 2 LED 7 đoạn
 Phụ chú:
- Sơ đồ chi tiết mạch định thời bên dưới.
- Một vài điểm thiết kế trong mạch cần lưu ý:
+ Nên tối ưu và chọn lọc các loại IC trong mạch: ở đây tác giả chú trọng
sử dụng các IC cùng họ CMOS (xem lại ưu điểm của việc sử dụng các IC cùng
họ, đặc biệt là họ CMOS) và đối với các cổng Logic thì đơn giản về một loại
cổng nếu có thể (cổng NAND thường được chọn sử dụng vì có độ ổn định cao).
+ Sử dụng Diod ngăn dòng ngược để tránh gây hỏng các cổng logic.
+ Sử dụng nguồn cấp có giá trị lớn như 12V thay vì sử dụng 5V để tăng
tính ổn định của mạch.
+ Không được để trống các chân không sử dụng của IC.

910K
100K S
D Q
CK 4013A
+
Q 12V 12V
33µF R
VDD A3 A2 A1 A0 PL U/D VDD A3 A2 A1 A0 PL U/D

CK1
TC TC Reset
12V A CP 4510 CP 4510
MR MR
START QD QC QB QA CE VSS QD QC QB QA CE VSS
4,7K
RESET S
D Q 12V 12V
CK 4013B
+ B
Q
10µF R VDD A3 A2 A1 A0 VDD A3 A2 A1 A0
CK2 LD LD
2,2K 2,2K 4543 BI 4543 BI
4,7K PH PH
a b c d e f g VSS a b c d e f g VSS
12V
100K 1K x7 1K x7
10K
+
47µF
PRESET
UNITS TENS
Hình 5.28. Sơ đồ mạch định thời với thời gian đặt hiển thị trên 2 LED 7 đoạn
 Thực hành:
riêng biệt và giải thích được vai trò của các linh kiện trong khối đó. Nêu ý
- Xác định khoảng thời gian giữa các lần đếm và lập biểu thức tính khoảng thời
gian này.

5.3.2.2. Thiết kế mạch định thời với thời gian được cài đặt bằng công tắc
 Yêu cầu:
Phần trên đã trình bày một dạng mạch định thời với thời gian đặt trước bằng nút
nhấn và hiển thị trên 2 LED 7 đoạn. Và ở đây tác giả sẽ đưa ra một thiết kế khác,
so với mạch định thời ở phần trước thì ở mạch này phần cài đặt và hiển thị thời
gian định thời được thay bằng công tắc.
 Thiết kế:
- Theo yêu đặt ra, về tổng quan ta có thể sử dụng hai bộ đếm vòng 4017 hoạt
động nối tiếp nhau. Các ngõ ra sẽ kết nối với công tắc cơ để cài đặt và hiển thị thời
gian đặt trước. Khi cả hai bộ đếm tới số đếm đã được cài đặt thì sẽ tạo tín hiệu ngắt
nguồn xung kích NE555 và tắt thiết bị định thời thông qua các linh kiện khác.
- Cài đặt thời gian định thời:
+ Với khối tạo xung NE555 được trình bày ở hình vẽ bên dưới, ta có chu kì
xung CK được tính như sau:
T = 0,7 x (100 + 2x22) .103 x 10.10-6 = 0,1 (s)
Theo hình vẽ, các công tắc được chọn tại vị trí 72, nghĩa là sau 72 xung đếm
với thời gian t = 72 x 0,1(s) = 7,2 (s) thì sẽ tạo ra một xung Reset bộ đếm,
đồng thời ngắt nguồn xung CK của khối NE555 và tắt thiết bị định thời
thông qua các Flip Flop RS và các transistor.
+ Tùy theo chúng ta cài đặt hai công tắc và bộ tạo xung để chọn khoảng thời
gian định thời theo nguyên tắc trên.
- Ban đầu khi mới cấp nguồn Flip Flop B được Reset, QB=0 → transistor ngưng
dẫn → khối NE555 tạo xung CK → bộ đếm hoạt động. Khi đếm đến thời gian đặt
trước, ngõ ra cổng AND sẽ lên mức cao → QA=0 khóa ngõ cấp xung CK đồng thời
tạo xung kích FlipFlop B → QB=0 → transistor dẫn → khối NE555 ngưng hoạt
động, bộ đếm dừng.
- Quá trình cài đặt sẽ được thực hiện và bộ đếm sẽ tiếp tục hoạt động khi ta
nhấn phím RESET.
- Sơ đồ mạch được trình bày ở hình bên dưới.

12V 12V
VDD MR O 5-9 VDD MR
CK 4017 CKI CK 4017 CKI

VSS VSS
Q0 Q1Q2 Q3Q4 Q5Q6 Q7Q8 Q9 Q0 Q1Q2 Q3 Q4 Q5Q6 Q7Q 8 Q9
12V
L RELAY 220V AC
3 4 5 6 3 4 5 6
2 7 2 7
1 8 1 8 10K C1815
0 9 0 9
UNITS TENS 12V
4,7K
A 12V
4,7K 100K
S
J Q VCC R
C1815 22K DIS
CK 4027B
12V 555 OUT
R K Q
Q J R TH
12V
TR
4027A CK 10µF + GND VC
Q K
RESET +
10µF 104
S
2,2K
Hình 5.29. Sơ đồ khối mạch định thời với thời gian đặt hiển thị bằng công tắc
 Thực hành:
- Xác định khoảng thời gian định thời lớn nhất mạch có thể thực hiện được.

5.3.2.3. Thiết kế mạch định thời với thời gian đặt là 12 giờ
 Yêu cầu:
Thiết kế 1 mạch định thời với khoảng thời gian định thời là 12 giờ. Sau khoảng
thời gian này thiết bị được điều khiển sẽ ngưng hoạt động.
 Thiết kế:
- Với yêu cầu trên, ta có thể sử dụng bộ đếm để tạo khoảng thời gian định thời,
vì khoảng thời gian lớn nên ở đây ta phải kết hợp các bộ đếm với nhau. Khi đạt
được số đếm mong muốn (tức khoảng thời gian định thời qui định) thì mạch sẽ tạo
ra tín hiệu ngắt thiết bị đồng thời Reset bộ đếm.
- Với thời gian định thời là 12 giờ, ta sẽ kết hợp hai bộ đếm nhị phân nối tiếp
nhau (sử dụng 2 IC 4020B và 4040B) để tạo được số đếm lớn, sau đó tính toán
khoảng thời gian định thời theo yêu cầu, và chọn ngõ ra phù hợp của các IC đếm
đưa vào cổng AND tạo ra tín hiệu Reset bộ đếm và ngắt thiết bị.
- Điểm quan trọng trong thiết kế này là xác định các ngõ ra của bộ đếm và đưa
vào cổng AND để tạo tín hiệu điều khiển. Phần lập công thức tính thời gian và xác
định các ngõ ra bộ đếm phụ thuộc vào từng khoảng thời gian định thời đặt ra. Các
bạn sinh viên sẽ thực hiện việc này ở phần báo cáo kết quả thực hiện.
- Sơ đồ khối:
Bộ đếm nhị Bộ đếm nhị

Bộ tạo xung
phân (4020) phân (4040)
Reset
Tải
Hình 5.30. Sơ đồ khối mạch định thời với thời gian đặt là 12 giờ
+12V +12V +12V 12V

RESET
2,2K L RELAY 220V AC

VDD VDD MR VDD MR
4060 Qx CK 4020 Q11 CK 4040

10K C1815
REXT OS VSS Q0 … Q5 .. Q7 Q8 VSS Q0 Q1 Q2 …. VSS
1MΩ
33p 33p 12V

330
XTAL=(32,768 OFF
XTAL 32,768Hz)
KHz
S
J Q
CK 4027
K Q
R
12V
+ ON OFF
10µF
ON
2,2K 330 330
Hình 5.31. Sơ đồ khối mạch định thời với thời gian đặt 12 giờ
 Thực hành:
- Xác định Qx và lập biểu thức tính khoảng thời gian định thời trên.
- Xác định khoảng thời gian định thời lớn nhất mạch có thể thực hiện được.

5.3.3. Thiết kế mạch đồng hồ số
 Yêu cầu:
Thiết kế một mạch đồng hồ hiển thị Giờ/Phút/Giây trên các LED 7 đoạn, mạch
bao gồm các phím chỉnh phút và chỉnh giờ.
 Thiết kế:
- Theo yêu cầu trên, ta sẽ sử dụng các bộ đếm BCD kết hợp với bộ giải mã
BCD sang mã LED 7 đoạn. Điểm thiết kế chính của mạch là sao cho bộ đếm giây
và phút chỉ đếm từ 00→59, bộ đếm giờ từ 00→23 và với thời gian chậm của mỗi
lần đếm là 1(s). Lưu ý cách kết nối xung Clock(CK) ở chân CP của 2 IC 4051.
- Đối với bộ đếm Giây/Chục giây: trạng thái đếm của Giây là 0→9 được thực
hiện bởi bộ đếm Mod-10 và trạng thái Chục giây là 0→5, như vậy ta sẽ dùng trạng
thái thứ 6 (0110) làm tín hiệu RESET hai bộ đếm về 00 (lúc này chân TC\ = 0 đưa
vào chân CE\ cho phép bộ đếm Phút đếm lên khi có xung CK), và quá trình đếm
cứ tiếp diễn liên tục. Sơ đồ thiết kế như sau:
12V 12V
VDD U/D PL A3 A2A1 A0 VDD U/D PL A3 A2A1 A0

MR MR CK
OUT TC 4510 CE TC 4510 CP
CK
QD QC QB QA VSS CP QD QC QB QA CE VSS
12V 12V
VDD DC BA VDD DC BA
LD LD
PH
4543 BI
PH
4543 BI
abc de fg VSS abc de fg VSS
Hình 5.32. Sơ đồ mạch đếm 59 phút
- Thực hiện thiết kế tương tự cho bộ đếm Phút/Chục phút.

- Đối với bộ đếm Giờ/Chục giờ thì trạng thái đếm là 00→23 nên ta sẽ tạo tín
hiệu RESET hai bộ đếm từ trạng thái 2 (0010) ở bộ đếm chục giờ và trạng thái 4
(0100) theo sơ đồ sau:
12V 12V
VDD U/D PL A3 A2A1 A0 VDD U/D PL A3 A2A1 A0

MR MR CK
TC 4510 CE TC 4510 CP
CK
QD QC QB QA VSS CP QD QC QB QA CE VSS
12V 12V
VDD DCBA VDD DCB A

LD LD
PH
4543 BI
PH
4543 BI
abc de fg VSS abc d e fg VSS
Hình 5.33. Sơ đồ mạch đếm 23 giờ
- Theo yêu cầu mạch thì thời gian chậm (delay) giữa các lần đếm là 1(s) nên ta
phải thiết kế bộ tạo xung CK với Chu kỳ T=1(s). Ở đây ta sử dụng thạch anh và
bộ đếm nhị phân 4060 tạo tín hiệu xung clock đồng thời kết hợp bộ chia tần số
(D FlipFlop) để tạo xung có tần số bằng 1Hz.
+12V
VDD S
D Q TCK = 1s
4060 Q13 CK 4013
VSS Q
REXT OS
R
1M
33p 33p
XTAL = 32,768 KHz
Hình 5.34. Sơ đồ mạch tạo xung 1Hz

Bộ tạo xung 1Hz
Chỉnh Giờ Chỉnh Phút
Bộ đếm Bộ đếm Bộ đếm Bộ đếm Bộ đếm Bộ đếm

MOD 2 MOD 4 MOD 6 MOD 10 MOD 6 MOD 10
Giải mã Giải mã Giải mã Giải mã Giải mã Giải mã

BCD→7Seg BCD→7Seg BCD→7Seg BCD→7Seg BCD→7Seg BCD→7Seg
GIỜ PHÚT GIÂY

00→23 00→59 00→59
Hình 5.35. Sơ đồ khối mạch đồng hồ số

1hZ
12V
12V
S 4,7K
VD D Q MODE
Bộ chỉnh Bộ chỉnh
4060 Q13 2Hz CK 4013
+ Giờ Phút
REXT OS VSS Q
R 103
1M
33p 33p
XTAL = 32,768 KHz
12V 12V 12V 12V 12V 12V
VDD U/D PL A3 A2 A1A0 VDD U/D PL A3 A2A1 A0 VDD U/D PL A3 A2 A1A0 VDD U/D PL A3 A2A1 A0 VDD U/D PL A3 A2A1 A0 VDD U/D PL A3 A2A1 A0
MR MR MR MR MR MR
TC 4510 CE TC 4510 CP TC 4510 CE TC 4510 CP TC 4510 CE TC 4510 CP
QD QC QB QA VSS CP QD QC QB QA CE VSS QD QC QB QA VSS CP QD QC QB QA CE VSS QD QC QB QA VSS CP QD QC QB QA CE VSS
12V 12V 12V 12V 12V 12V
VDD DCBA VDD DCBA VDD DCBA VDD DCBA VDD DCBA VDD DCBA
LD LD LD LD LD LD
PH
4543 BI 4543 BI
PH
4543 BI
PH
4543 BI
PH
4543 BI 4543 BI
PH PH
abc de fg VSS abc d e fg VSS abc de fg VSS abc de fg VSS a bc d e fg VSS a bc d e fg VSS
GIỜ PHÚT GIÂY

HìnhHình
5.36:5.36.
Sơ6 đồ
Sơ chi tiếttiết
đồ chi mạch đồng
mạch hồhồsốsố
đồng
 Thực hành:
- Xác định tần số xung clock của bộ tạo xung sử dụng IC4060.
- Thực hiện thay đổi bộ đếm Giờ/Chục giờ từ 00 →12
- Giải thích hoạt động của bộ chỉnh phút/giờ sử dụng bộ chốt, nếu không dùng
bộ chốt thì hiện tượng gì xảy ra? Sinh viên đưa ra thêm các phương án khác để
khắc phục hiện tượng đó.
 Phụ chú:
Bộ chỉnh Phút (chỉnh Giờ) có thể sử dụng mạch chốt cổng NAND như sau:
Vcc
1K
Vcc
1K
Hình 5.37. Sơ đồ khối mạch chốt sử dụng cổng NAND

5.3.4. Thiết kế mạch đếm xe ra-vào
 Yêu cầu:
Thiết kế một mạch điều khiển đếm số lượng xe ra/vào tại một bãi đậu xe. Số
lượng xe được giới hạn là 100 chiếc và được hiển thị trên 2 LED 7D đặt tại bàn
điều khiển của nhân viên giữ xe.
 Thiết kế:
- Từ yêu cầu trên, ta sẽ thiết kế các bộ đếm lên và đếm xuống số BCD kết hợp
bộ giải mã hiển thị số BCD → LED 7D.
- Quá trình đếm lên hoặc đếm xuống tùy thuộc vào các ngõ ra của cảm biến đặt
tại cửa ra/vào. Khối chuyển mạch (sử dụng D-FF) sẽ nhận các tín hiệu cảm biến và
phát tín hiệu điều khiển qui định đếm lên hay đếm xuống.
- Khi số lượng xe đến giới hạn cho phép nghĩa là bộ đếm đạt đến số tối đa hoặc
bằng 0 thì sẽ tạo ra một xung (Stop) dừng bộ đếm và đồng thời phát tín hiệu đầy
xe, Full LED sẽ sáng báo hiệu cho nhân viên giữ xe. Ngược lại khi chưa đầy xe thì
đèn báo Empty LED sáng và Full LED sẽ tắt.
- Sơ đồ khối:
Bộ đếm Bộ đếm
MOD 10 MOD 10
Stop
Bộ giải mã Bộ giải mã
BCD→7Seg BCD→7Seg
TENS UNITS
Chuyển mạch Clock

(D-FF)
Up/Down
Hình 5.38. Sơ đồ khối mạch đếm xe ra vào

- Điểm thiết kế quan trọng nhất ở mạch này là khối phát hiện xe Vào/Ra, được
kết hợp bởi các cổng Logic và phần tử nhớ D Flip Flop. Quá trình được thực hiện
như sau: (trường hợp xe chưa đầy, ngõ ra hồi tiếp của cổng NOR=0)
+ Khi phát hiện có xe ra: Q\=0 (chọn chế độ đếm xuống) và ngõ ra NOR=0
→ ngõ ra NAND1=1 kết hợp chân SET=1 → ngõ vào cổng AND1=1 sẽ tạo
ra tín hiệu CK làm bộ đếm giảm xuống 1.
+ Khi phát hiện có xe vào: Q=0 (Q\=1: chọn chế độ đếm lên) và ngõ ra
NOR=0 → ngõ ra NAND2=1 kết hợp chân CLR=1 → ngõ vào cổng
AND2=1 sẽ tạo ra tín hiệu CK làm bộ đếm tăng lên 1.
+ Trường hợp đầy xe, ngõ ra cổng NOR=1: khóa các cổng AND → không
tạo xung đếm CK. Tương tự cho trường hợp khi đã hết xe.
RESET
+
5V
10µF
2,2K
5V 5V
VDD MR U/D CP VDD MR U/D CP
TC 4510 CE TC 4510
Q3 Q2 Q1 Q0 VSS Q3 Q2 Q1 Q0 CE VSS
5V 5V
VDD A3 A2 A1 A0 VDD A3 A2 A1 A0
LD LD
4543 BI 4543 BI
PH PH
a b c d e f g VSS a b c d e f g VSS
560 x7 560 x7
TENS UNITS
EMPTY FULL
S
D Q 1
1
330 330
CK 4013
Q
R 2
2
EXIT SENSOR ENTRY SENSOR
Hình 5.39. Sơ đồ mạch đếm xe ra vào

 Thực hành:

Bai 5

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Bai 5

Uploaded by

Copyright:

Available Formats

176 Bài 5.

THIẾT KẾ VÀ LẮP RÁP CÁC MẠCH SỐ ỨNG DỤNG

BÀI 5: THIẾT KẾ VÀ LẮP RÁP CÁC MẠCH SỐ ỨNG DỤNG

 Một vài lưu ý khi thiết kế mạch số

 Một mạch điều khiển số bao gồm 3 khối cơ bản:

CLOCK Các TẢI

Hình 5.3. Sơ đồ 3 khối cơ bản của mạch điều khiển số

5.1. MỘT SỐ MẠCH TẠO XUNG THÔNG DỤNG

 Mạch sử dụng IC NE555:

Hình 5.4. Mạch tạo xung sử dụng NE555

Chu kì Giới hạn R-C

 Mạch sử dụng cổng logic:

Hình 5.5. Mạch tạo xung sử dụng cổng logic

Loại IC Tần số Giới hạn R

 Mạch sử dụng IC đếm 4060B:

Hình 5.6. Mạch tạo xung sử dụng IC đếm 4060B

5.1.2. Mạch tạo xung đơn ổn

 Mạch sử dụng IC NE555:

Hình 5.7. Mạch tạo xung đơn ổn sử dụng NE555

 Mạch sử dụng cổng logic:

Hình 5.8. Mạch tạo xung đơn ổn sử dụng cổng logic

5.2. CÁC BƯỚC THIẾT KẾ MẠCH SỐ

 Các mạch điều khiển số chỉ sử dụng các cổng logic:

 Các mạch đếm không đồng bộ sử dụng Flip-Flop:

Bước 3: Vẽ dạng sóng ngõ ra của mạch:

Bước 4: Xây dựng mạch điện:

5.3. THIẾT KẾ VÀ LẮP RÁP CÁC MẠCH ỨNG DỤNG

20 LED sáng ĐUỔI từ Trái → Phải

Sinh viên thực hiện theo các trình tự sau:

- Báo cáo các kết quả thực hiện.

10 LED sáng LAN từ Trái → Phải, giảm độ sáng

- Báo cáo các kết quả thực hiện.

Sáng lan Sáng lan

16 LED sáng LAN từ Trái→Phải_Độ sáng giảm dần

VDD CK CKI VCC VCC VCC VCC VCC VCC VCC

VCC VCC VCC VCC VCC VCC VCC VCC

- Báo cáo các kết quả thực hiện.

Sáng lan Sáng lan

8 LED sáng LAN từ Trái→Phải và từ Phải→Trái, có độ sáng giảm dần

VDD CK CKI VCC VCC VCC VCC VCC VCC VCC

Sinh viên thực hiện theo các trình tự sau:

- Báo cáo các kết quả thực hiện.

Bảng 5.4. Bảng sự thật của cổng EX-OR

Sáng lan Sáng lan Bộ tạo xung

Khối 8 LED sáng LAN-tắt LAN và đổi chiều

Bảng 5.5. Bảng mô tả hoạt động của mạch

FCK/8: ngõ ra xung của bộ chia 8 (4017)

QA , QA\ : hai ngõ ra của bộ chuyển mạch A (D Flip Flop)

QB , QB\ : hai ngõ ra của bộ chuyển mạch B (D Flip Flop)

Sinh viên thực hiện theo các trình tự sau:

- Báo cáo các kết quả thực hiện.

Bộ đếm BCD / Đếm vòng 8 bit Ghi dịch 8 bit

Sáng ĐUỔI Trái→Phải Sáng LAN Phải→Trái

+5V +5V +5V

330 330 330 330 330 330 330 330

Sinh viên thực hiện theo các trình tự sau:

- Báo cáo các kết quả thực hiện.

5.3.2. Thiết kế các mạch định thời

- Sau đây là sơ đồ khối mạch định thời:

- Sơ đồ chi tiết mạch định thời bên dưới.

- Một vài điểm thiết kế trong mạch cần lưu ý:

+ Không được để trống các chân không sử dụng của IC.

VDD A3 A2 A1 A0 PL U/D VDD A3 A2 A1 A0 PL U/D

- Báo cáo các kết quả thực hiện.