Do An Tot Nghiep - Machchinhluutichcuc PDF

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
VIỆN ĐIỆN
BỘ MÔN TỰ ĐỘNG HOÁ XNCN
====o0o====
ĐỒ ÁN TỐT NGHIỆP
Hà nội, 6-2012
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
VIỆN ĐIỆN
BỘ MÔN TỰ ĐỘNG HOÁ XNCN
====o0o====
ĐỀ TÀI:
NGHIÊN CỨU THIẾT KẾ BỘ CHỈNH LƯU TÍCH CỰC VỚI HỆ
THỐNG ĐIỀU KHIỂN DÙNG DSP TMS320F2812
Trưởng bộ môn : TS. Trần Trọng Minh
Giáo viên hướng dẫn : TS. Trần Trọng Minh
Sinh viên thực hiện : Hồ Anh Tuấn
Lớp : TĐH2 - K52
MSSV : 20073143
Hà nội, 6-2012
BỘ GIÁO DỤC VÀ ĐÀO TẠO CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM
TRƯỜNG ĐẠI HỌC BÁCH KHOA HN Độc lập – Tự do – Hạnh phúc
------------------------------- ---------------------
NHIỆM VỤ
Họ và tên sinh viên: ............................................................Số hiệu sinh viên:.....................
Khóa ......................Khoa/Viện....................................Ngành................................................
1. Đầu đề thiết kế:
...............................................................................................................................................
.......................................................................................................................................... .....
...............................................................................................................................................
...............................................................................................................................................
2. Các số liệu ban đầu:
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
3. Nội dung các phần thuyết minh và tính toán:
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
..................................................................................................................... ..........................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
4. Các bản vẽ, đồ thị ( ghi rõ các loại và kích thước bản vẽ ):
...............................................................................................................................................
...............................................................................................................................................
5. Họ tên cán bộ hướng dẫn:
...............................................................................................................................................
...............................................................................................................................................
6. Ngày giao nhiệm vụ đồ án:...............................................................................................
7. Ngày hoàn thành đồ án: ...................................................................................................
Ngày ....... tháng ....... năm ..….

Trưởng bộ môn Cán bộ hướng dẫn
( Ký, ghi rõ họ, tên) ( Ký, ghi rõ họ, tên)
Sinh viên đã hoàn thành và nộp đồ án tốt nghiệp ngày…. tháng …. năm 2012
Người duyệt Sinh viên
( Ký, ghi rõ họ, tên) ( Ký, ghi rõ họ, tên)

LỜI CAM ĐOAN
Em xin cam đoan bản đồ án tốt nghiệp: Nghiên cứu thiết kế bộ chỉnh lưu tích
cực với hệ thống điều khiển dùng DSP TMS320F2812 do em tự thiết kế dưới sự hướng
dẫn của thầy giáo TS. Trần Trọng Minh. Các số liệu và kết quả là hoàn toàn đúng với
thực tế.
Để hoàn thành đồ án này em chỉ sử dụng những tài liệu được ghi trong danh mục
tài liệu tham khảo và không sao chép hay sử dụng bất kỳ tài liệu nào khác. Nếu phát hiện
có sự sao chép em xin chịu hoàn toàn trách nhiệm.
Hà Nội, ngày 7 tháng 06 năm 2012

Sinh viên thực hiện
Hồ Anh Tuấn
MỤC LỤC
DANH MỤC HÌNH VẼ ............................................................................................................. i

DANH MỤC BẢNG SỐ LIỆU ................................................................................................ii
DANH MỤC TỪ VIẾT TẮT ................................................................................................. iii
LỜI NÓI ĐẦU............................................................................................................................. 1
Chương 1 GIỚI THIỆU BỘ CHỈNH LƯU TÍCH CỰC ................................................... 2
1.1. Đặt vấn đề ......................................................................................................................... 2
1.2. Phân tích hoạt động của chỉnh lưu tích cực .................................................................. 5
1.2.1. Cấu trúc phần cứng ................................................................................................... 5

1.2.2. Nguyên lý hoạt động ................................................................................................ 5
1.3. Xây dựng mô hình toán học............................................................................................ 7

Chương 2 THIẾT KẾ CẤU TRÚC ĐIỀU KHIỂN CHỈNH LƯU TÍCH CỰC ......... 10
2.1. Phân tích cấu trúc điều khiển........................................................................................ 10
2.2. Điều chế vector không gian .......................................................................................... 11
2.2.1. Nguyên lý phương pháp điều chế vector không gian (SVM) ........................... 11
2.2.2. Tính toán và thực hiện thuật toán điều chế vector không gian ........................ 15
2.2.3. Mô phỏng thuật toán điều chế vector không gian............................................... 20
2.2.4. Kết luận .................................................................................................................... 24
2.3. Vòng Khóa Pha( Phase Locked Loop) ........................................................................ 25
2.3.1. Cơ sở lý thuyết ........................................................................................................ 25

2.3.2. Phân tích cấu trúc .................................................................................................... 27
2.3.3. Thiết kế bộ điều khiển ............................................................................................ 28
2.3.4. Kết quả mô phỏng bộ PLL .................................................................................... 31
2.3.5. Kết luận .................................................................................................................... 34
2.4. Tính toán thông số hệ điều khiển VOC....................................................................... 35
2.4.1. Tính toán thông số mạch vòng dòng điện............................................................ 35
2.4.2. Tính toán thông số mạch vòng điện áp ................................................................ 39

2.4.3. Kết luận .................................................................................................................... 44
Chương 3 MÔ PHỎNG CHỈNH LƯU TÍCH CỰC BẰNG THƯ VIỆN

MATLAB/TARG ET PACKED TC2 ................................................................................... 45
3.1. Lựa chọn thiết bị phần cứng thực thi hệ thống điều khiển ....................................... 45
3.2. Một số vấn đề khi đưa hệ thống điều khiển vào vi xử lý .......................................... 46
3.2.1. Gián đoạn cấu trúc điều khiển............................................................................... 47
3.2.2. Số hóa tín hiệu, DSP dấu phẩy động và DSP dấu phẩy tĩnh ............................. 48
3.2.3 Thiết kế hệ thống sử dụng máy tính, khai thác công cụ Matlab/Target Support
Packed TC2 ........................................................................................................................ 52
3.2.4 Kết luận ..................................................................................................................... 55
3.3. Triển khai cấu trúc điều khiển VOC trên vi xử lý TMS320F2812 .......................... 56
3.3.1. Triển khai khối điều chế vector không gian trên vi xử lý TMS320F2812 ..... 56
3.3.2. Triển khai khối vòng khóa pha trên vi xử lý TMS320F2812............................ 63
3.3.3 Triển khai cấu trúc điều khiển chỉnh lưu tích cực trên vi xử lý TMS320F2812
.............................................................................................................................................. 70
Chương 4 XÂY DỰNG CẤU TRÚC THỰC NGHIỆM .................................................. 80

4.1 Tổng quan cấu trúc thực nghiệm nghiên cứu chỉnh lưu tích cực .............................. 80
4.2. Thiết kế cấu trúc mạch lực ............................................................................................ 81
4.2.1. Tính chọn giá trị cuộn cảm L ............................................................................... 81
4.2.2. Tính chọn giá trị tụ điện C.................................................................................... 81
4.2.3. Tính chọn van IGBT ............................................................................................. 81
4.3. Thiết kế cấu trúc điều khiển.......................................................................................... 82

4.3.1. Vi xử lý tín hiệu số TMS320F2812...................................................................... 82
4.3.2. Thiết kế mạch đo lường ........................................................................................ 84
4.4. Một số kết quả thực nhiệm ........................................................................................... 85
4.4.1. Lưu đồ thuật toán .................................................................................................... 85
4.4.2. Các kết quả thực nghiệm thu được ....................................................................... 85
KẾT LUẬN ................................................................................................................................ 89

TÀI LIỆU THAM KHẢO ...................................................................................................... 90
PHỤ LỤC ................................................................................................................................... 92
Danh mục hình vẽ
DANH MỤC HÌNH VẼ
Hình 1.1: Chỉnh lưu cầu Diode................................................................................................... 2
Hình 1.2: Một số sơ đồ chỉnh lưu sử dụng van điều khiển hoàn toàn hiện nay. .................. 4
Hình 1.3: Ứng dụng chỉnh lưu tích cực trong trong hệ thống phân phát điện một chiều. .. 4
Hình 1.4: Ứng dụng chỉnh lưu tích cực trong bộ lọc tích cực. ............................................... 5
Hình 1.5: Sơ đồ bộ chỉnh lưu tích cực. ...................................................................................... 5
Hình 1.6: Sơ đồ mạch tương đương 1 pha CLTC khi ghép nối với lưới. ............................. 6
Hình 1.7: Đồ thị biểu diễn mối quan hệ giữa các vector điện áp ........................................... 6
Hình 1.8: Sơ đồ thay thế của cầu 6 van IGBT. ......................................................................... 7

Hình 1.9: Mối quan hệ giữa các vector điện áp dòng điện trên hệ tọa độ dq. ...................... 8
Hình 2.1 : Cấu trúc điều khiển chỉnh lưu tích cực trên hệ tọa độ dq. ................................. 10
Hình 2.2: Sơ đồ bộ nghịch lưu nguồn áp. ............................................................................... 12
Hình 2.3: Không gian vector và các vector biên chuẩn......................................................... 13
Hình 2.4: Tổng hợp vector không gian.................................................................................... 13
Hình 2.5: Tổng hợp vector không gian từ các vector biên.................................................... 14
Hình 2.6: Phương pháp điều chế đối xứng.............................................................................. 14
Hình 2.7 : Dấu điện áp pha trong không gian vector. ............................................................ 15
Hình 2.8: Dấu điện áp XYZ trong không gian vector. .......................................................... 15
Hình 2.9: Vector điện áp điều chế được tổng hợp trong sector 3. ....................................... 16
Hình 2.10: Quá trình phát xung đối xứng tại thời điểm TaTbTc. ........................................ 19
Hình 2.11 : Mô hình nghịch lưu vòng hở sử dụng thuật toán điều chế vector không gian.
...................................................................................................................................................... 20
Hình 2.12: Thời điểm phát xung TaTbTc. .............................................................................. 21
Hình 2.13: Dạng dòng điện nghịch lưu. .................................................................................. 21
Hình 2.14: Quỹ đạo vector điện áp. ......................................................................................... 21
i
Hình 2.15: Dạng điện áp điều chế và điện áp đặt................................................................... 21
Hình 2.16: Phổ hài dòng điện sau bộ điều chế. ...................................................................... 22
Hình 2.17: Thời điểm phát xung TaTbTc. .............................................................................. 22
Hình 2.15: Thời điểm mở van TaTbTc. .................................................................................. 23
Hình 2.25: Cấu trúc vòng khóa pha. ........................................................................................ 25

Hình 2.26:Phân tích vector điện áp ra hai thành phần trên trục dq...................................... 26
Hình 2.27: Sơ đồ bộ PLL. ......................................................................................................... 27
Hình 2.28: Sơ đồ tuyến tính hóa mạch vòng khóa pha PLL. ................................................ 28
Hình 2.29: Đáp ứng tần số hệ hở và đồ thị Nyquist theo chuẩn tối ưu đối xứng. .............. 29
Hình 2.30: Đáp ứng tần số và đồ thị Nyquist hệ hở khối PLL ............................................. 30
Hình 2.31: Đáp ứng tần số hệ kín khối PLL. .......................................................................... 31
Hình 2.32: Đáp ứng bước nhảy hệ kín khối PLL. .................................................................. 31
Hình 2.33: Mô hình mô phỏng bộ PLL. .................................................................................. 31
Hình 2.34: Điện áp lưới trên 3 trục abc. .................................................................................. 32
Hình 2.35: quỹ đạo vector điện áp lưới. .................................................................................. 32
Hình 3.36: Góc theta, điện áp đồng bộ, điện áp pha a......................................................... 32
Hình 3.37: Điện áp tính toán trên trục q. ................................................................................. 32
Hình 3.28: điện áp trên trục d. .................................................................................................. 33
Hình 4.39: Tần số góc đầu ra bộ PI. ........................................................................................ 33
Hình 2.40: Điện áp lưới trên 3 trục abc. .................................................................................. 33
ii
Hình 2.41: Quỹ đạo vector điện áp lưới. ................................................................................. 33
Hình 3.42: Góc theta, điện áp đồng bộ và điện áp pha a...................................................... 34
Hình 3.43: Điện áp tính toán trên trục q. ................................................................................. 34
Hình 2.44: Cấu trúc điều khiển tầng với khâu bù xen kênh.................................................. 35
Hình 2.45: Vòng điều chỉnh dòng trên hệ tọa độ dq. ............................................................. 35
Hình 2.46: Vòng điều chỉnh dòng sau khi được sấp sỉ khâu hằng thời gian nhỏ. .............. 36
Hình 2.47:Đồ thị điểm cực mạch vòng dòng điện. ................................................................ 38
Hình 2.48:Đáp ứng mạch vòng dòng điện. ............................................................................. 38
Hình 2.49: Đặc tính tần hàm truyền lượng đặt dòng. ............................................................ 38
Hình 2.50: Đặc tính tần hàm truyền nhiễu. ............................................................................ 38
Hình 2.51: Vòng điều chỉnh điện áp tụ.................................................................................... 39

Hình 2.52: Vòng điều chỉnh điện áp tụ sau khi được đơn giản. ........................................... 39
Hình 2.53: Đặc tính tần hệ hở mạch vòng điện áp. ................................................................ 41
Hình 2.54: Đồ thị Nyquist mạch vòng điện áp. ...................................................................... 41
Hình 2.55:Đồ thị điểm cực mạch vòng điện áp. ..................................................................... 42
Hình 2.56:Đáp ứng mạch vòng điện áp.................................................................................. 42
Hình 2.57: Đặc tính tần hàm lượng đặt điện áp...................................................................... 42
Hình 2.58: Đặc tính tần hàm truyền đạt nhiễu........................................................................ 42
Hình 259: Đặc tính tần hệ hở mạch vòng điện áp. ................................................................. 43
Hình 2.60: Đồ thị Nyquist mạch vòng điện áp. ...................................................................... 43
Hình 2.61: Đặc tính tần hàm lượng đặt điện áp...................................................................... 44
Hình 2.62:Đáp ứng mạch vòng điện áp. .................................................................................. 44

Hình 3.1: Hệ thống điều khiển số............................................................................................. 46
Hình 3.2: Phương pháp Forward Euler.................................................................................... 48
Hình 3.3: Phương pháp Backward Euler................................................................................. 48
Hình 3.4: Biểu diễn số thực 32 bit dấu phẩy động theo chuẩn IEEE 754........................... 49
iii
Hình 3.5: Biểu diễn số thực dấu phẩy động 0x3FE00000. ................................................... 49
Hình 3.5: Biểu diễn số thực 32 bit dấu phẩy tĩnh................................................................... 50
Hình 3.6: Biểu diễn số thực dấu phẩy tĩnh 0x3FE00000. ..................................................... 51
Hình 3.7: Phân bố độ phân giải các dạng biểu diễn. .............................................................. 52
Hình 3.8: Mô phỏng Offline. .................................................................................................... 52
Hình 3.9: Thư viện simulink và SimPowerSystems. ............................................................. 53
Hình 3.10: Mô phỏng Software in the Loop. .......................................................................... 53
Hình 3.11: Target Support Packed TC2 với thư viện IQmath và DMC.............................. 54
Hình 3.13: Phương thức liên kết MatLab và TI DSP. ........................................................... 55
Hình 3.14: Thư viện: “C281x DSP Chip Support Library”. ................................................. 55
Hình 3.15: Mô phỏng “Hardware in the Loop” hệ điều khiển FOC.................................... 55

Hình 3.16 : Xử lý bão hòa vector điện áp điều chế................................................................ 57
Hình 3.17: Khối mô phỏng quá trình phát xung c ủa vi xử lý TMS320F2812 ................... 59
Hình 3.18:Khối chuẩn hóa điện áp đặt .................................................................................... 59
Hình 3.19:Khối xử lý bão hòa .................................................................................................. 59
Hình 3.20: Khối thực hiện thuật toán điều chế vector không gian. ..................................... 60
Hình 3.21 : Khối tính toán tỷ số điều chế vector biên. .......................................................... 60
Hình 3.22: Khối xác định sector chứa vector cần điều chế................................................... 61
Hình 3.23:Khối xác định khoảng thời gian điều chế các vector biên. ................................. 61
Hình 3.24: Khối xác định thời gian chuyển mạch trên mỗi van bán dẫn tại sector1......... 61
Hình 3.25: Cấu trúc nghịch lưu vòng hở. ................................................................................ 62
Hình 3.26: Điện áp đặt trên trục d, thời điểm xuất xung và đáp ứng dòng điện của của bộ
SVM. ............................................................................................................................................ 62
Hình 3.28 : Thuật toán PLL sử dụng thư viện Target package TC2. .................................. 66
Hình 3.29: Cấu trúc bộ điều khiển PI. ..................................................................................... 66
Hình 3.30:Cấu trúc khâu tích phân. ......................................................................................... 66
Hình 3.33: Toàn bộ cấu trúc vòng khóa pha. .......................................................................... 67
iv
Hình 3.34: Điện áp lưới lý tưởng. ............................................................................................ 68
Hình 3.35: Góc theta, điện áp sau bộ PLL và điện áp pha a................................................ 68
Hình 3.36: Điện áp lưới có các thành phần hài. ..................................................................... 68
Hình 3.37: Góc theta, điện áp sau bộ PLL và điện áp pha a................................................ 68
Hình 3.38: Chỉ số THD điện áp trước bộ PLL. ...................................................................... 68
Hình 3.39: Chỉ số THD điện áp sau bộ PLL........................................................................... 68
Hình 3.40: Đáp ứng bộ PLL khi có biến thiên tần số điện áp lưới. ..................................... 69
Hình 3.40: Mô phỏng khối mạch lực và tín hiệu đo. ............................................................. 72
Hình 3.42: Bộ điều khiển dòng điện. ....................................................................................... 73
Hình 3.44: Đáp ứng dòng điện với........................................................................................... 74
Hình 3.45: Đáp ứng dòng điện với........................................................................................... 74

Hình 3.48 : Điện áp Uα và góc đòng bộ θ............................................................................... 75
Hình 3.49 : Điện áp Uα và dòng Iα. ......................................................................................... 75
Hình 3.51: Đáp ứng điện áp tụ vơi a=4. .................................................................................. 76
Hình 3.52: Đáp ứng điện áp tụ với a=6. .................................................................................. 76
Hình 3.53: Đáp ứng điện áp tụ khi có sự thay đổi của tải. .................................................... 76
Hình 3.54: Đáp ứng dòng điện trên trục dq . .......................................................................... 77
Hình 3.55: Đáp ứng dòng điện trên trục abc........................................................................... 77
Hình 3.56: Dòng điện luôn có dạng sin trong suốt quá trình điều chỉnh. ........................... 78
Hình 3.57: Chỉ số méo dòng THD trước khi chạy chỉnh lưu tích cực................................. 78
Hình 3.58: Chỉ số méo dòng THD sau khi chạy chỉnh lưu tích cực. ................................... 78
Hình 3.59: Đáp ứng dòng điện trên trục dq. ........................................................................... 79
Hình 3.60: Đáp ứng điện áp tụ. ................................................................................................ 79
Hình 3.61: Đáp ứng dòng điện trên trục abc trong suốt quá trình chao đổi năng lượng. .. 79
Hình 4.1: Mô hình nghiên cứu chỉnh lưu tích cực. ................................................................ 80
Hình 4.2 cấu trúc thực nghiệm nghiên cứu chỉnh lưu tích cực............................................. 80
v
Hình 4.4: Sơ đồ cấu trúc phần cứng DSP TMS320F2812 .................................................... 82
Hình 4.5: Mạch nguyên lý đo dòng điện ................................................................................. 84
Hình 4.6: Mạch nguyên lý đo điện áp tụ ................................................................................. 84
Hình 4.7: Mạch nguyên lí đo điện áp xoay chiều 3 pha ........................................................ 84
Hình 4.8 Lưu đồ thuật toán điều khiển chỉnh lưu tích cực.................................................... 85
Hình 4.9: Xung đầu vào – đầu ra Driver. ................................................................................ 86
Hình 4.10: Thời gian đóng c ắt van pha a. ............................................................................... 86
Hình 4.11: Đầu ra bộ PLL ......................................................................................................... 86
Hình 4.12: Kết quả chạy chỉnh lưu tích cực ở điện áp dây 90(V)........................................ 87
Hình 4.13: Quá trình khởi động chỉnh lưu tích cực ở điện áp dây 90(V). .......................... 87
Hình 4.14: Kết quả chạy chỉnh lưu tích cực ở điện áp dây 130(V). .................................... 88
Hình 4.15: Quá trình khởi động chỉnh lưu tích cực ở điện áp dây 130 (V). ....................... 88
vi
Danh mục bảng số liệu
DANH MỤC BẢNG SỐ LIỆU
Bảng 2.1: Bảng giá trị điện áp các trạng thái đóng cắt van................................................... 12
Bảng 2.2 : Ma trận tính toán các giá trị từ cho các sector .................................................... 18
Bảng 2.3 Ma trận tính toán các giá trị ..................................................................................... 18
Bảng 2.4: Bảng xác định TaTbTc ............................................................................................ 20
Bảng 2.5: Thông số thí nghiệm nghịch lưu vòng hở ............................................................. 20
Bảng 2.6: Thông số mô phỏng bộ PLL ................................................................................... 30
Bảng 2.7: thông số mô phỏng mạch vòng dòng điện............................................................. 37
Bảng 3.1: Độ phân dải và miền biểu diễn của các định dạng số thực ................................. 51
Bảng 4.1: thông số van IGBT FGD25N120ANTD ............................................................... 82
ii
Danh mục từ viết tắt
DANH MỤC TỪ VIẾT TẮT
SVM Space Vector Modulation Điều chế vector không gian
PWM Pulse Width Modulation Điều chế độ rộng xung
DSP Digital Signal Processing Xử lý tín hiệu số
IGBT Insulated Gate Bipolar Transistor Van điều khiển hoàn toàn IGBT
AC Alternating Current Dòng xoay chiều
DC Direct Current Dòng một chiều
VOC Voltage Oriented Control Điều khiển tựa điện áp
PLL Phase Lock Loop Vòng khóa pha
iii
Lời nói đầu
LỜI NÓI ĐẦU
Như chúng ta đã biết, trong các hệ thống sử dụng bộ chỉnh lưu diode hoặc
thyristor, dòng điện tiêu thụ từ lưới thông thường là dòng điện không sin (có nhiều các
thành phần hài bậc cao) và có hệ số công suất nhỏ hơn 1. Điều này dẫn tới hiệu quả sử
dụng năng lượng điện không cao (do hệ số công suất nhỏ hơn 1) và tồn tại những tổn hao
phụ do các thành phần sóng hài bậc cao gây ra. Ngoài ra, dòng điện không sin có thể gây
méo dạng điện áp của lưới điện dẫn tới làm giảm chất lượng của nguồn điện, gây ảnh
hưởng tới hoạt động của các thiết bị khác. Vì vậy, yêu cầu đặt ra phải thiết kế một bộ
chỉnh lưu khắc phục được các nhược điểm của các bộ chỉnh lưu truyền thống nêu trên.
Cùng với sự phát triển mạnh mẽ của các thiết bị điện tử công suất, các vi xử lý tín hiệu
số, bộ chỉnh lưu tích cực ( hay còn gọi là chỉnh lưu PWM ) đã được nghiên cứu phát triển
và đã khắc phục được hoàn toàn các vấn đề đã nêu ra ở trên.
Trong học kỳ vừa qua, được sự hướng dẫn của thầy giáo TS. Trần Trọng Minh và
ThS. Vũ Hoàng Phương em đã tiến hành nghiên cứu đề tài tốt nghiệp: “Nghiên cứu thiết
kế bộ chỉnh lưu tích cực với hệ thống điều khiển dùng DSP TMS320F2812” và đã thu
được những kết quả nhất định. Đồ án của em được trình bày trong bốn chương:
Chương 1: Giới thiệu bộ chỉnh lưu tích cực
Chương 2: Thiết kế cấu trúc điều khiển chỉnh lưu tích cực
Chương 3: Mô phỏng chỉnh lưu tích bằng thư viện Matlab/Tagret Packed TC2
Chương 4: Xây dựng mô hình thực nghiệm chỉnh lưu tích cực
Em xin chân thành cảm ơn thầy giáo TS. Trần Trọng Minh, ThS. Vũ Hoàng
Phương cùng các thầy cô trong bộ môn đã tận tình giúp đỡ em trong quá trình thực hiện
đề tài.
Hồ Anh Tuấn
1
Giới thiệu bộ chỉnh lưu tích cực
Chương 1
GIỚI THIỆU BỘ CHỈNH LƯU TÍCH CỰC
1.1. Đặt vấn đề

Bộ chỉnh lưu có tác dụng chính để biến đổi dòng điện xoay chiều thành dòng điện
một chiều cung cấp cho tải. Chỉnh lưu được phân loại theo nhiều cách: theo số pha nguồn
cung cấp cho mạch van (một pha, ba pha…); theo loại van bán dẫn (chỉnh lưu không điều
khiển, chỉnh lưu điều khiển, chỉnh lưu bán điều khiển). Lĩnh vực ứng dụng của bộ chỉnh
lưu rất rộng rãi vì tải dùng dòng điện một chiều rất đa dạng: các động cơ điện một chiều,
cuộn hút nam châm điện, các mạch nạp ắc quy…. Trong thực tế hiện nay, chỉnh lưu
Diode và chỉnh lưu Thyristor được sử dụng phổ biến . Các bộ chỉnh lưu này có hai ưu
điểm cơ bản:
-Thứ nhất: Chỉnh lưu Diode và chỉnh lưu Thyristor có thể thực hiện tốt chức năng
chính của một bộ chỉnh lưu thông thường (biến đổi năng lượng điện từ phía xoay chiều
xang một chiều) với giá thành đầu tư ban đầu là rất thấp. Cũng như yêu cầu không nhiều
trong chi phí vận hành, bảo dưỡng và sửa chữa.
- Thứ hai: Các bộ chỉnh lưu kể trên có khả năng làm việc trong môi trường khắc
nghiệt với độ ổn định khá cao. Đồng thời với khả năng chịu dòng, áp lớn của các van
Diode và Thyristor, các bộ chỉnh lưu này thể hiện tính năng vượt trội trong các ứng dụng
yêu cầu huy động một lượng công suất lớn.
Hình 1.1: Chỉnh lưu cầu Diode.

Tuy nhiên nhược điểm chính của các bộ chỉnh lưu này thể hiện ở đặc tính làm việc
phi tuyến và phát các thành phần sóng hài lên lưới. Với một lượng hài lớn phát lên lưới
điện và kết quả tương ứng là hệ số công suất thấp đang gây ra những vấn đề không nhỏ
đối với hệ thống lưới điện như:
2
- Nhiễu điện áp và điện từ ( ElectroMagnetic Interface - EMI) gây ảnh hưởng đến
các hộ dùng điện xung quanh. Tác động này làm mất chính xác trong hoạt động của các
thiết bị điện tử khác. Tác động trên là đáng kể đặc biệt đối với hệ thống công suất lớn
như các bể mạ, các khu luyện gang thép….
- Làm tăng chỉ số công suất định mức đối với các trang bị điện trên hệ thống lưới (
máy phát, máy biến áp, hệ thống đường dây truyền tải..)
Do đó hiện nay, trên thế giới đã đưa ra một số tiêu chuẩn nhằm giới hạn và quản lý
lượng phát thải sóng hài trên lưới điện( IEEE 519 và IEC 61000-3). Trong tương lai gần,
song song với sự phát triển nhanh chóng từ việc ứng dụng các thiết bị điện tử công suât
trong công nghiệp cũng như dân dụng, là sự gia tăng của lượng sóng hài phát lên lưới
cũng như mức độ ô nhiễm của lưới điện. Điều đó sẽ khiến cho các chính phủ quan tâm
hơn tới việc xử lý những cơ sở phát một lượng lớn sóng hài lên lưới, và yêu cầu họ phải
sử dụng các bộ lọc để kiểm soát các thành phần hài này. Như vậy, sẽ làm tăng giá thành
của các bộ chỉnh lưu Diode và Thyristor, hạn chế sự phát triển trong việc ứng dụng các
bộ chỉnh lưu này.
Một vấn đề nữa cũng thể hiện nhược điểm của các bộ chỉnh lưu truyền thống, đó
là vấn đề về tiết kiệm năng lượng. Như ta đã biết, thế giới hiện nay đang rơi vào tình
trạng khủng hoảng năng lượng, các sản phẩm công nghiệp đáp ứng yêu câu tiết kiệm
năng lượng đang là một trào lưu được quan tâm rất lớn hiện nay. Do đó các thiết bị công
suất thấp trong đó có các bộ chỉnh lưu Diode và Thyristor sẽ gặp nhiều khó khăn trong
tương lai. Hiện nay ta thấy rằng trong một số các ứng dụng trong đó có yêu cầu về năng
lượng, đang thực hiện thay thế các bộ chỉnh lưu này. Đó là các bộ điều khiển động cơ có
yêu cầu trả năng lượng một chiều về phía xoay chiều, các bộ biến đổi yêu cầu hiệu suất
cao như các ứng dụng trong máy phát điện chạy bằng sức gió….
Cùng với các bộ chỉnh lưu sử dụng các van không điều khiển hoặc bán điều khiển,
hiện nay các cấu trúc chỉnh lưu sử dụng các van điều khiển hoàn toàn đang được phát
triển và ứng dụng trong các thiết bị điện tử công suất. Các bộ chỉnh lưu này được nghiên
cứu chế tạo với mong muốn có thể điều khiển dòng nạp tụ cả về biên độ và góc pha, do
đó bằng việc điều khiển dòng nạp tụ cùng tần số và pha so với điện áp lưới, các bộ chỉnh
lưu các bộ chỉnh lưu sử dụng van điều khiển hoàn toàn mà đặc biệt là chỉnh lưu tích cực
cho phép bộ biến đổi hoạt động với hiệu suất truyền tải lớn nhất tức cho ra hệ số công
suất bằng một. Thêm nữa, các bộ chỉnh lưu tích cực cho phép bộ biến đổi hoạt động theo
3
hai chiều truyền tải công suất với hai chế độ chỉnh lưu-nghịch lưu, cho phép ứng dụng
trong những trường hợp điều khiển động cơ ở chế độ hãm tái sinh để tiết kiệm năng
lượng. Với ưu điểm như vậy, nhiều cấu trúc chỉnh lưu tích cực đã được nhiên cứu,chế
tạo. Trong đó cấu trúc chỉnh lưu tích cực trong Hình 1.2(e) là cấu trúc phổ biến nhất và
đã được sử dụng trong các hệ ASD, UPS. Đây là cấu trúc mang lại nhiều hứa hẹn, và đã
được chế tạo bởi các công ty lớn như Siemmen, ABB…[].
Hình 1.2: Một số sơ đồ chỉnh lưu sử dụng van điều khiển hoàn toàn hiện nay.
Mặc dù vậy, chỉnh lưu tích cực vẫn chưa được ứng dụng phổ biến do giá thành
khá cao, và hệ điều khiển phức tạp. Tuy nhiên với sự phát triển bùng nổ của ngành công
nghiệm điện tử sẽ hứa hẹn giảm giá thành các van điều khiển hoàn toàn (IGBT), các vi
xử lý tín hiệu số (DSP) dẫn tới mở rộng phạm vi ứng dụng của bộ chỉnh lưu tích cực.
Hình 1.3: Ứng dụng chỉnh lưu tích cực trong trong hệ thống phân phát điện một chiều.
Với những lý do trên cho thấy việc nghiên cứu chỉnh lưu tích cực là cần thiết đối
với các yêu cầu của sản suất thực tiễn và được dự đoán sẽ thay thế chỉnh lưu Diode và
Thyristor trong tương lai [], ngoài ra nghiên cứu cấu trúc chỉnh lưu tích cực sẽ cho phép
pháp triển lên các ứng dụng nối lưới khác như các bộ lọc tích cực, STACOM…
4
Hình 1.4: Ứng dụng chỉnh lưu tích cực trong bộ lọc tích cực.
1.2. Phân tích hoạt động của chỉnh lưu tích cực
1.2.1. Cấu trúc phần cứng
iDC iTai
Ua
R L
VDC
Ub R L
C Tải
Uc
R L
Hình 1.5: Sơ đồ bộ chỉnh lưu tích cực.

Một bộ chỉnh lưu tích cực nối lưới gồm có 4 thành phần:
1: Nguồn xoay chiều
2: Điện kháng lọc RL
3: Bộ chuyển mạch cầu 3 pha IGBT
4: Nguồn 1 chiều tụ điện C
1.2.2. Nguyên lý hoạt động
Bỏ qua sự tác động của dòng tải idc, mô hình chỉnh lưu tích cực thể hiện sự tương
tác giữa 2 nguồn năng lượng:
1- nguồn năng lượng sơ cấp: điện năng cung cấp bởi điện áp
trên lưới điện xoay chiều 3 pha.
2- Nguồn năng lượng thứ cấp: điện năng được tích trữ trên tụ
điện.
5
Điện áp trên tụ điện được nối với lưới thông qua mạch van IGBT kèm theo luật
đóng cắt SVPWM( Space Vector Pulse Width Modulation). Ở đây, các van IGBT hoạt
động như một công tắc với hai trạng thái đóng và ngắt, điều khiển được hoàn toàn nhằm
đưa điện áp trên tụ C ra ba đầu dây pha của lưới điện. Thuật toán điều chế SVPWM được
xây dựng với ý tưởng sắp xếp thời gian cũng như trật tự đóng cắt giữa các van IGBT, sao
cho điện áp ra phía lưới có giá trị trung bình bằng với vector điện áp đặt.
Từ đây, ta thấy rằng có thể nhóm thành phần 3 và 4 cùng thuật toán điều chế
vector không gian thành một nguồn điện xoay chiều 3 pha, hoạt động như một bộ nghịch
lưu nguồn áp. Khối nguồn này cho phép ta điều khiển cả về biên độ, tần số lẫn góc pha.
Sơ đồ chỉnh lưu tích cực được đơn giản hóa trên 1 pha như sau:
is .R is . j L
is
R L
ul us
Hình 1.6: Sơ đồ mạch tương đương 1 pha CLTC khi ghép nối với lưới.
Bằng việc điều khiển cho nguồn áp U s cùng tần số với điện áp lưới, ta thấy rằng
điện áp rơi trên trở kháng RL chính là sự chênh áp giữa 2 nguồn xoay chiều( cả về góc
pha và biên độ). Dòng nạp tụ phụ thuộc trực tiếp vào điện áp trên tải RL theo công
uRL
thức i  . Khi U l cố định ta hoàn toàn có thể điều khiển dòng nạp tụ( về hướng và
R  sL
độ lớn), thông qua điều khiển điện áp đầu ra bộ nghịch lưu.
q q q Ril
U s
j Lil
Ul d il Ul d il Ul
d
j Lil
Us Us
Li l
Ri
l
j Ril
i
l
(a) (b) (c)
Hình 1.7: Đồ thị biểu diễn mối quan hệ giữa các vector điện áp
a) Chế độ bình thường b) Khi c) Khi
6
1.3. Xây dựng mô hình toán học

Bằng việc coi các nhánhvan IGBT như một +
công tắc đóng ngắt mô tả qua hàm Si như 1 1 1

a b c
sau:
Udc
Sa Sb Sc
0 0 0
Điện áp đầu dây vào bộ chỉnh lưu có thể Hình 1.8: Sơ đồ thay thế của cầu 6 van IGBT.
viết như sau:
U sab  ( Sa  Sb ).U dc

U sbc  ( Sb  Sc ).U dc (1.1)
U  ( S  S ).U
 sca c a dc
Điện áp pha tại đầu vào chỉnh lưu:
U sa  f a .U dc

U sb  fb .U dc (1.2)
U  f .U
 sc c dc
 2Sa  ( Sb  Sc )
 fa  3

 2 S  ( S a  Sc )
Trong đó:  fb  b (1.3)
 3
 2 S c  ( Sb  S a )
 fc 
 3
Từ sơ đồ mạch tương đương 1 pha khi ghép nối với lưới của chỉnh lưu tích cực ở
hình 1.6 ta có phương trình điện áp:
diL (1.4)
U s  R.iL  L UL
dt
Viết dưới dạng 3 pha:
U sa  ia  ia  U a  (1.5)

U   R i   L d i   U 
 sb   b dt  b  b
U sc  ic  ic  U c 
7
dU dc (1.6)
C  Saia  Sbib  Scic  itai
dt
Chuyển sang hệ tọa độ bằng ma trận Clarke:
Ta được phương trình:
U s  i  d i  U  (1.7)

U   R i   L i   U 
 s   dt    
  S i  S i   itai
dU dc 3 (1.8)
C
dt 2
 1
 S  2 (2Sa  Sb  Sc )
Với  (1.9)
S  1 (S  S )
  2
b c
iS
q iS d
ul
ul
iSq
iSd
iS ul
Hình 1.9: Mối quan hệ giữa các vector điện áp dòng điện trên hệ tọa độ dq.
Chuyển sang hệ tọa độ bằng cách thay:
U   U dq .e j (1.10)
Trong đó: U   U  jU  (1.11)
di
Từ phương trình: us  R.i  L  u (1.12)
dt
Ta chuyển sang tọa độ
8
di dq (1.13)
u e  Ri e  Le (ii 
dq
s
j dq j j
)  u dqe j
dq
dt
di dq (1.14)
usdq  Ri dq  Lji dq  L  u dq
dt
Thực hiện tách hai thành phần thực ảo ta được:
did (1.15)
usd  Rid  L  iq  ud
dt
diq (1.16)
usq  Riq  L  id  uq
dt
9
Thiết kế cấu trúc điều khiển chỉnh lưu tích cực
Chương 2
THIẾT KẾ CẤU TRÚC ĐIỀU KHIỂN CHỈNH LƯU TÍCH
CỰC
2.1. Phân tích cấu trúc điều khiển
Udc Ud
+ ΔUdc + Ud_ref C
Udc_ref Id_ref + ΔId ΔUd +
-
PI PI
- + αβ Uα_ref
Id PWM
ωL
SVM
Iq
ωL
Uβ_ref
Iq_ref=0 - ΔUq + - Uq_ref dq
+ ΔIq
PI
θ
αβ
Ud uα
αβ ua,ub,uc
PLL
θ uβ abc
iα Grid
dq αβ ia,ib,ic
αβ iβ abc
Hình 2.1 : Cấu trúc điều khiển chỉnh lưu tích cực trên hệ tọa độ dq.
Trên hình là cấu trúc điều khiển chỉnh lưu tích cực trên hệ tọa độ dq bằng phương
pháp tựa điện áp điện lưới( Voltage Oriented Control - VOC). Cấu trúc này tương tự như
cấu trúc điều khiển tựa từ thông rotor( FOC) đối với điều khiển động cơ không đồng bộ
ba pha. Với mạch vòng điều chỉnh tốc độ được thay thế bằng vòng điều chỉnh điện áp tụ,
và góc đồng bộ giữa dòng điện stator và từ thông rotor được thay thế bằng góc đồng bộ
của điện áp lưới ba pha. Ý tưởng của phương pháp điều khiển VOC là: nhờ việc phát hiện
góc đồng bộ của hệ điện áp ba pha trên lưới điện bằng phép phân tích hệ điện áp đó thành
2 phần dọc trục và ngang trục, ta hi vọng sẽ điều khiển dòng điện nạp tụ sao cho thành
phần dòng ngang trục bằng không, khi đó vector dòng điện sẽ bám theo vector điện áp,
hệ dòng điện ba pha sẽ có dạng sin và khả năng chuyền tải năng lượng với hiệu suất lớn
nhất( do hệ số cosφ =1).
Như trên hình ta thấy bộ vòng khóa pha (Phase Locked Loop PLL) lấy điện áp
u , u từ lưới điện qua bộ chuyển trục tọa đô Clarke, cung cấp thông tin góc đồng bộ θ
10
cho hệ điều khiển. Lượng đặt dòng điện trên trục q (thành phần dòng ngang trục) có giá
trị bằng không, đảm bảo cho vector dòng điện bám theo vector điện áp, giúp cho hệ thống
hoạt động đúng theo nguyên lý thiết kế. Còn lượng đặt dòng điện trên trục d được tính
toán từ bộ điều chỉnh điện áp tụ udc , sẽ mang thông tin của thành phần năng lượng cần
phải nạp vào hay xả ra để ổn định điện áp trên tụ điện.
Hệ điều khiển thể hiện cấu trúc điều khiển tầng (cascade control) trong đó, tầng
điều khiển dòng có tác dụng nhanh chóng áp đặt giá trị dòng điện do bộ điều chỉnh điện
áp tụ đưa ra, loại bỏ tác động của nhiễu quá trình tới dòng điện, nấng cao chất lượng điều
khiển điện áp. Tầng điều chỉnh điện áp có tác dụng đảm bảo ổn định giá trị điện áp một
chiều trên tụ điện khi có sự thay đổi của tải. Ngoài ra cấu trúc điều khiển có thêm khâu
Feedforward nhằm loại bỏ những thành phần xen kênh phát sinh trong quá trình chuyển
trục tọa độ.
Giá trị tính toán sau bộ điều chỉnh dòng tức giá trị điện áp điều chế u , u được
đưa vào mạch thông qua bộ sáu van IGBT cùng thuật toán điều chế vector không gian
SVM (Space Vector Modulation). Thuật toán điều chế có tác dụng biến đổi giá trị điện áp
tính toán được trên các thanh ghi của vi xử lý thành những thời điểm đóng cắt xung để
điều khiển van công suất. Những giá trị thời gian này được sắp sếp theo một trật tự nhất
định sao cho điện áp nối lưới của tụ điện có giá trị xấp xỉ với giá trị điện áp yêu cầu của
bộ điều khiển dòng. Nhìn từ sơ đồ điều khiển ta thấy rằng khối điều chế vector không
gian có vai trò như một cầu nối giữa khối điều khiển và mạch lực.
Sau đây ta sẽ phân tích chi tiết từng bộ phận của cấu trúc điều khiển.
2.2. Điều chế vector không gian

2.2.1. Nguyên lý phương pháp đi ều chế vector không gian (SVM)
Kế thừa nguyên lý của phép điều chế độ rộng xung và ứng dụng lý thuyết vector
không gian điện áp ba pha, phương pháp điều chế vector(SVM) ra đời nhằm tổ chức các
trạng thái đóng ngắt van bán dẫn, sao cho giá trị điện áp điều chế được tính toán là xấp xỉ
với vector điện áp mong muốn trong một chu kỳ trích mẫu.
11
G1 G3 G5
a b c
is L
Va
Cdc Vdc Vb
Vc
a’ b’ c’
G4 G6 G2
Hình 2.2: Sơ đồ bộ nghịch lưu nguồn áp.

Hình 2.2 thể hiện sơ đồ của 1 bộ nghịch lưu nguồn áp 3 pha với 3 cặp van bán dẫn
IGBT. Ứng với 3 cặp van này ta có 8 trạng thái đóng ngắt các van, và tương ứng với mỗi
trạng thái đóng ngắt van ta lại thu được 1 vector điện áp cố định(cả về hướng và độ lớn).
Do đó ta sẽ thu được tổng cộng 8 vector điện áp cố định – được gọi là 8 vector biên
chuẩn, như liệt kê dưới bảng sau
Bảng 2.1: Bảng giá trị điện áp các trạng thái đóng cắt van.
NO Van dẫn ua ub uc uab ubc u
u0 V2 ,V4 ,V6 0 0 0 0 0 0
u1 V6 ,V1 ,V2 2/3 Vdc -1/3 Vdc -1/3 Vdc Vdc 0 2 / 3Vdc0
u2 V1 ,V2 ,V3 1/3 Vdc 1/3 Vdc -2/3 Vdc 0 Vdc 2 / 3Vdc ( / 3)
u3 V2 ,V3 ,V4 -1/3 Vdc 2/3 Vdc -1/3 Vdc - Vdc Vdc 2 / 3Vdc (2 / 3)
u4 V3 ,V4 ,V5 -2/3 Vdc 1/3 Vdc 1/3 Vdc - Vdc 0 2 / 3Vdc ( )
u5 V4 ,V5 ,V6 -1/3 Vdc -1/3 Vdc 2/3 Vdc 0 - Vdc 2 / 3Vdc(2 / 3)
u6 V5 ,V6 ,V1 1/3 Vdc -2/3 Vdc 1/3 Vdc Vdc - Vdc 2 / 3Vdc ( / 3)
u7 V1 ,V3 ,V5 0 0 0 0 0 0
Ta thấy các vector điện áp ( u1 , u2 , u3 , u4 , u5 , u6 ) đều có độ lớn là 2/3 Vdc và các góc
pha lệch nhau một góc  / 3 ( 60 ), 2 vector còn lại ( u0 , u7 ) có độ lớn bằng không. Từ các
cặp vector biên chuẩn này, không gian vector chia làm 6 sector đều nhau, có độ mở
là  / 3 .
12

u3 u2
I
V III
u0 u7 
u4 u1
IV II
VI
u5 u6
Hình 2.3: Không gian vector và các vector biên chuẩn.

Một vector điện áp bất kỳ thuộc không gian vector, thì nhật định phải thuộc sector
nào đó trong 6 sector kể trên, và ta hoàn toàn có thể biểu diễn vector điện áp này bằng
tổng của 2 vector thành phần, tỷ lệ với 2 vector biên chuẩn của sector đó.
Từ hình vẽ 2.4 trên ta thấy vector u nằm trong sector thứ 3 giới hạn bởi 2 vector
biên chuẩn u1 và u2 và được xác định bởi công thức: u  k.u2  l.u1 . Tuy nhiên, đây chỉ là
công thức mang ý nghĩa toán học, do không thể nào điều chế 2 vector cùng tại 1 thời
điểm. Tuy nhiên, ý tưởng của phương pháp điều chế vector không gian, là đưa phương
trình tổng hợp vector điện áp về dạng phương trình tương quan thời gian đóng cắt van
trong phạm vi một chu kỳ băm xung nào đó.

u3 u2
u  k.u2  l.u1
2
k.u
u4 u0 u7 
u1
l.u1
u5 u6
Hình 2.4: Tổng hợp vector không gian.
Cụ thể, vector u1 được tạo ra bằng cách đóng các van V6 ,V1 ,V2 ; vector u2 được tạo
ra bằng cách đóng các van V1 ,V2 ,V3 . Từ đây ta đưa ra phương pháp điều chế vector u
bằng cách tạo ra vector u1 trong khoảng thời gian T1 (s), vector u2 trong khoảng thời gian
T2 (s) với chu kỳ băm xung Ts (s) thỏa mãn k  T2 / Ts , l  T1 / Ts . Do T1 , T2  Ts nên các giá
trị k,l sẽ nằm trong khoảng (0, 1).
13

u3 u2
G1 G3 G5
T1  l.Ts
u4 u0 u7 
u1
G4 G6 G2 l.u1
Ts
u5  u6
u3 u2
G1 G3 G5
T1  l.Ts T2  k.Ts
2
k.u
u0 u7 
u4 u1
l.u1 Ts
G4 G6 G2
u5 u6
u3  u2
G1 G3 G5 u  k.u2  l.u1
2
k.u
T1  l.Ts T2  k.Ts T0  Ts  T1  T2
u0 u7
u4 u1
l.u1 
G4 G6 G2 Ts
u5 u6
Hình 2.5: Tổng hợp vector không gian từ các vector biên.
Trên hình 2.7 mô tả phép điều chế vector u từ cặp vector biên( u1 , u2 ) bằng cách
đóng lần lượt các hệ van V6 ,V1 ,V2  V1 ,V2 ,V3  V2 ,V4 ,V6 . Tuy nhiên trình tự đóng ngắt van
như thế này sẽ tạo ra sóng hài có tần số bằng nguyên lần tần số băm xung fh  k. f s (với
f s  1/ Ts ). Nhằm tối thiểu lượng hài phát lên lưới từ bộ điều chế, ta thực hiện phương
pháp điều chế đối xứng. Đây là phương pháp điều chế mà trạng thái đóng cắt van được
lặp lại sau mỗi nửa chu kỳ đóng cắt Ts / 2 . Bằng phương pháp điều chế này sẽ cho phép ta
giảm các thành phần hài bậc cao do chuyển mạch giữa các van được lặp lại trong 1 chu
kỳ trích mẫu, các thành phần hài sau phép điều chế sẽ có tần số là
fh  k.2 f s (với f s  1/ Ts ).
tcon
tbon
taon
G1 dẫn
G3 dẫn
G5 dẫn
Hình 2.6:
t1 Phương
t2 t pháp
t điều
t
chế
t đối
t xứng. 3 4 5 6 7
u0 u1 u2 u7 u2 u1 u0
14
2.2.2. Tính toán và thực hiện thuật toán điều chế vector không gian
Để thực hiện thuật toán điều chế vector không gian, ta phải hoàn thành 3 bước sau:
1- Xác định sector chứa vector cần điều chế.
2- Xác định khoảng thời gian điều chế các vector biên T1, T2 , T0
3- Xác định thời gian chuyển mạch trên mỗi van bán dẫn.
Bây giờ ta sẽ lần lượt giải quyết 3 bước trên.
a) Xác định sector chứa vector cần điều chế
Trong phương pháp điều chế vector không gian, để tính toán các vector biên từ
thông số U s ,U s của tín hiệu đặt U s . Ta phải biết vị trí của vector U s ở sector nào trong
6 sector điều chế, và áp dụng công thức tính toán tương ứng. Do đó xác định sector là
việc cần phải thực hiện trước tiên. Để xác định sector chứa U s ta có thể sử dụng phương
pháp loại trừ bằng việc sét dấu lần lượt U s ,U s , tuy nhiên việc kiểm tra điều kiện như
trên gây tốn kém khá nhiều thời gian và ta cũng hoàn toàn có thể tính toán trực tiếp ra vị
trí sector cần tìm bằng phương pháp đổi hệ trục tọa độ. Cụ thể:
x>0
y<0
z<0
a<
b>
b> 0
0
c<
a>
0
c< 0
0
X 0
z<
z> 0
b
 0
0
y< >0
 y>
x
u3 0
u3 u2 u2
x>
I
a<0  III
u0 u7 a a>0 V u0 u7 
b>0 u1 u1
b<0
c>0
c<0
u4 u4 IV II
VI Y
Z z>
u5 u6 0 0
z> u5 u6
y<
0 0
c y< x<
0 0
x<
0
b< 0
c>
0
a<
b<
c> 0
0
a>
0
x<0
y>0
z>0
Hình 2.7 : Dấu điện áp pha Ua ,Ub ,Uc trong Hình 2.8: Dấu điện áp XYZ trong không
không gian vector. gian vector.
Như ta đã biết phép chuyển đổi ngược Clarke từ hệ trục αβ sẽ cho ta hệ tọa điện áp
3 pha (abc). Với hệ tọa độ này, không gian vector được chia ra làm 6 khoảng dấu của
Ua ,Ub ,Uc cách đều nhau 1 góc π/3 như hình vẽ. Tuy nhiên, 6 khoảng này lại không trùng
với vị trí của 6 sector điện áp điều chế. Điều đó khiến ta đưa ra ý tưởng, đưa ra phép
chuyển trục khác tương tự như phép chuyển ngược Clarke, sao cho từ hệ trục αβ sẽ cho ra
hệ độ tọa điện áp 3 pha (xyz), thỏa mãn 6 khoảng dấu của cặp giá trị (xyz) trùng với vị trí
15
cuả 6 sector điện áp điều chế. Từ suy nghĩ như vậy, ta xây dựng phép chuyển trục xyz
như sau.
 
 0 1 
X    (2.1)
Y    3 1  U s 
   2   
2 U s 
 Z   
 3 1
 
 2 2
Từ hình vẽ ta thấy rằng có thể xác định sector chức vector điện áp cần điều chế
nhờ vào dấu của cặp giá trị (xyz) được dẫn xuất từ giá trị U s ,U s của vector đó. Vị trí
sector được xác định trực tiếp bằng phép mã hóa bit như sau:
 x  0 x  1
 
 x  0 x  0

 y  0 y 1
  (2.2)
 y  0 y  0
 z  0 z  1
 
 z  0
 z  0
Giá trị sector được tính bằng một số nhị phân 3 bit zyx (2) .
b) Xác định khoảng thời gian điều chế các vector biên T1, T2 , T0

u2
u  t2 .u2  t1.u1
u
2
t2 .u
u0 t1.u1
u7 u u1 
Hình 2.9: Vector điện áp điều chế được tổng hợp trong sector 3.
Từ hình vẽ bên, ta thấy vector u nằm trong sector thứ 3 giới hạn bởi 2 sector biên
chuẩn u1 và u2 . Do đó ta có hệ phương trình sau:
16
Ts  T1  T2  T0

 T1 T2
U  T .U1  T .U 2
(2.3)
 s s
Trong đó T1, T2 , T0 lần lượt là khoảng thởi gian tương ứng để điều chế vector
U1 ,U 2 và vector không( U0 ,U7 ) trong 1 chu kỳ băm xung Ts .
Thực hiện chiếu lên các trục αβ, ta thu được hệ phương trình.
 T1 T2   T1 2 T2 2 
u  T . u1  T . u2 cos( 3 ) u  T . 3 .U dc  T . 3 U dc .cos( 3 )
 

s s
 s s
(2.4)
u  T2 . u sin(  ) u  T2 . 2 .U sin(  )

 Ts
2
3   Ts 3 dc 3
Để điều chế ra điện áp ba pha sin và cân bằng, vector điện áp đặt phải có quỹ đạo
là một đường tròn. Đối với bộ nghịch lưu nguồn áp 3 pha kể trên, giá trị lớn nhất của điện
áp ba pha do nguồn một chiều U dc điều chế ra mà vẫn thỏa mãn điều kiện sin và cân bằng
– tức vòng tròn lớn nhất mà vector điện áp có thể đạt - là bán kính của đường tròn nội
tiếp hình lục giác đều có độ lớn U dc / 3 .
Nhằm đảm bảo khả năng biểu diễn của vi xử lý, ta chuẩn hóa đại lượng vector
điện áp điều chế U s ,U s theo giá trị U dc / 3 . Lúc này ta có các giá trị tương đối của
vector điện áp điều chế như sau:
 u*
u  *
 udc / 3 (2.5)
 *
(các giá trị mang dấu sao là các giá trị thực)
u  u
  u* / 3
 dc
Tỷ số điều chế các vector được tính lại và chuẩn hóa như sau:
 T1 1
t1  T  2 ( 3u  u ) t   3 1
   u 

s
1 2 2  u  (2.6)
t  T1  u t2   0 1    
 2
Ts
 
17
Tương tự như vậy ta xây dựng các ma trận tính toán các giá trị t1, t2 từ u , u cho
các sector còn lại như sau:
Bảng 2.2 : Ma trận tính toán các giá trị t1 , t2 từ u , u cho các sector.
Sector
III I V IV VI II
 3 1  3 1  0 1   0 1  3 1  3 1
             
 2 2  2 2  3  1   3 1  2 2  2 2
 0 1   3 1  2 2   2 2   3 1  0 1
    
 2 2  2 2

a  U 

 1
Để thuận tiện trong lập trình, ta đặt: b  ( 3u  u ) (2.7)
 2
 1
c  ( 3u  u )
 2
Bảng tính toán khoảng dẫn được đơn giản như sau:
Bảng 2.3 Ma trận tính toán các giá trị t1 , t2 .
Sector
III I V IV VI II
 c  c   a   a   b  b 
a  b   b  c   c   a 
           
c) Xác định thời gian chuyển mạch trên mỗi van bán dẫn
Sau khi tính toán xong khoảng thời gian điều chế các vector biên, ta cần đưa các
giá trị này về dạng thời điểm mở các van bán dẫn để nạp vào thanh ghi so sánh của vi xử
lý, nhằm phục vụ bài toán phát xung đối xứng. Quá trình phát xung cụ thể với trường
hợp vector u nằm trong sector thứ 3, được diễn tả như sau:
18
Tc
Tb
Ta
G1 dẫn
G3 dẫn
G5 dẫn
T0 T1 T2 T0 T0 T2 T1 T0
4 2 2 4 4 2 2 4
u0 u1 u2 u7 u2 u1 u0
Hình 2.10: Quá trình phát xung đối xứng tại thời điểm TaTbTc.
Để điều chế vector U 0 ban đầu ba van G1G2G3 khóa (tương ứng G2G4G6 dẫn),
thời gian điều chế vector không là t0  (1  t1  t2 ) / 2 (pu). Như vậy, sau khoảng thời gian
Ta  t0 thì van G1 dẫn (tương ứng G4 khóa) dừng điều chế vector U 0 và bắt đầu quá trình
điều chế vector U1 . Thời gian điều chế vector U1 là t1 (pu), như vậy sau khoảng thời gian
Tb  t0  t1 van G3 dẫn (tương ứng G6 khóa) kết thúc quá trình điều chế vector U1 và
chuyển sang điều chế vector U 2 . Thời gian điều chế vector U 2 là t2 (pu), như vậy sau
khoảng thời gian Tc  t0  t1  t2 van G5 dẫn (tương ứng G2 khóa) kết thúc quá trình điều
chế vector U 2 . Lúc này ba van G1G2G3 đã dẫn (tương ứng G2G4G6 khóa) vector U 7
được điều chế. Ta thấy, giá trị Ta .Ts / 2 , Tb .Ts / 2 , Tc .Ts / 2 (s) chính là những thời điểm mở
van G1,G2,G3. Đồng thời Ta .PWMPeriod , Tb .PWMPeriod , Tc .PWMPeriod cũng là các giá
trị nạp vào thanh ghi so sánh để xuất xung mở van. Do sử dụng phép điều chế đối xứng,
nên các giá trị này cũng chính là các giá trị khóa van tương ứng khi bộ định thời đếm
ngược từ PWMPeriod về không trong khoảng thời gian Ts / 2 tới Ts .
Từ đây ta tính được thời gian đóng mở van G1,G2,G3 (các van còn lại là là tín
hiệu đảo) điều chế vector u nằm trong sector thứ 3 như sau: Ta  t0 , Tb  t0  t1 ,
Tc  t0  t1  t2 . Tương tự như vậy ta tính toán thời điểm xuất xung cho các van còn lại.
Từ các giá trị t1, t2 ta tính được:
19
 1  t1  t2
ta  2
 (2.8)

 b a t1
t t 
t  t  t
c b 2

Thời gian chuyển mạch trên các cặp van được xác định như sau
Bảng 2.4: Bảng xác định TaTbTc.
Sector III I V IV VI II
Ta ta tb tb tc tc ta
Tb tb ta tc tb ta tc
Tc tc tc ta ta tb tb
2.2.3. Mô phỏng thuật toán điều chế vector không gian
Sau khi thực hiện xây dựng thuật toán điều chế vector không gian, ta thực hiện mô
phỏng kiểm nghiệm với cấu trúc nghịch lưu vòng hở. Với các thông số thí nghiệm sau:
Bảng 2.5: Thông số thí nghiệm nghịch lưu vòng hở.
Chu kỳ sóng điều chế 20 ms (50Hz) R 0.5 Ω
Chu kỳ băm sung 0.2 ms (5kHz) L 3 mH
Điện áp trên tụ 50 V C 470 μF
Continuous
powe rgui
[Ua] 1/K
[Al]
Scope3
Scope1
PeriodMax
1 PeriodMax
[Ia]
A A
[Ua] A
Anpha
Scope5
Anpha Alpha Out1 Uref Puse
B B
[Ib]
[Ub] B 1/K Voltage
C C Beta Beta
CBS_PWM1 [Ic] Is Beta
Voltage Source Clarke_Uab [Uc] C Gain
Duty_Cycle_Calculator
Clarke_Uab1
[A] [Al] [Ua]
[Al]
[B] [Be] [Ub] Vm
[C] [Be]
[Uc] Is1
[Ia]
Scope2 [Ib]
+ -i + v
-
g [Ic]
Scope4
+ + -i
A
300V
A A
B + -i B B
-
C C C
+ -i
Three-Phase
Series RLC Branch
+ v [Ua]
-
+ v [Ub]
-
+ v [Uc]
-
Hình 2.11 : Mô hình nghịch lưu vòng hở sử dụng thuật toán điều chế vector không gian.
20
Sau đây ta sẽ thực hiện phân tích kết quả mô phỏng qua 3 trường hợp:
a) Điện áp điều chế nhỏ hơn U dc / 3
U dc
Trong ví dụ này ta chọn điện áp điều chế U m   100(V )
3
Ta,,Tb and Tc(Pu) Grid Curent on three phase
1
60
0.8 40
20
0.6
0
0.4
-20
0.2 -40
-60
0
0.14 0.15 0.16 0.17 0.18 0.19 0.2 0.14 0.15 0.16 0.17 0.18 0.19 0.2
Hình 2.12: Thời điểm phát xung TaTbTc. Hình 2.13: Dạng dòng điện nghịch lưu.
Trên hình 2.17 mô tả hình dạng của thời gian đóng cắt van trên 3 pha abc, ta có thể
quan sát thấy rằng góc lệch pha của Ta,Tb,Tc là 120° tương ứng với góc lệch pha của
điện áp cần điều chế. Độ lớn của thời gian đóng cắt van trên được để ở đơn vị tương đối,
so với một nửa chu kỳ băm xung, và biến thiên trong dải (0,2 - 0,8) có độ rộng bằng 0.6.
Giá trị này cũng sấp sỉ với tỷ số biên độ của vector điều chế với Udc / 3 . Ở hình 2.18 bên
cho thấy đáp ứng dòng điện sau bộ điều chế vector không gian, các thành phần hài điện
áp bậc cao được lọc qua cuộn cảm, cho ta dòng điện có dạng sin.
Trajectory of Gripd and Module Voltage Vector Gripd and Module Voltage on Phase a
1 1.5
1
0.5
0.5
0 0
-0.5
-0.5
-1
-1 -1.5
-1 -0.5 0 0.5 1 0.18 0.185 0.19 0.195 0.2
Hình 2.14: Quỹ đạo vector điện áp. Hình 2.15: Dạng điện áp điều chế và điện áp đặt.
Trên hình 2.18: biểu diễn quỹ đạo vector điện áp đặt và điện áp điều chế trên hệ
trục αβ trong đơn vị tương đối được chuẩn theo giá trị 2Udc / 3 . Trong đó vector điện áp
đặt (đường mầu đỏ) có quỹ đạo là một đường tròn với bán kính bằng 0.5 tương ứng với
21
biên độ điện áp đặt bằng Udc / 3 và có dạng sin trên pha a (đường mầu đỏ trên hình 2.19
bên cạnh) . Điện áp điều chế với ý nghĩa là một bộ tám giá trị tương ứng với tám trạng
Selected signal: 10 cycles. FFT window (in red): 1 cycles
thái đóng ngắt van được sắp20 sếp theo một thứ tự nhất định, có dạng quỹ đạo vector là
hình lục giác đều (đường mầu
0
xanh da trời hình 2.18) và dạng xung trên pha a (đường
-20
mầu xanh lá cây hình 2.19). 0 0.05 0.1 0.15 0.2

Time (s)
Fundamental (50Hz) = 37.66 , THD= 0.99%

0.15
0.1
Mag
0.05
0
0 200 400 600 800 1000
Frequency (Hz)
Hình 2.16: Phổ hài dòng điện sau bộ điều chế.

Từ hình 2.16 cho thấy phương pháp điều chế vector không gian cho phép tạo ra
dòng sin với hệ số méo dòng khá thấp 0.99%.
b) Điện áp điều chế bằng U dc / 3

1 60
40
0.8
20
0.6
0
0.4
-20
0.2
-40
0 -60
0.14 0.15 0.16 0.17 0.18 0.19 0.2 0.14 0.15 0.16 0.17 0.18 0.19 0.2
Hình 2.17: Thời điểm phát xung TaTbTc. Hình 2.18: Dạng dòng điện nghịch lưu.
Ta quan sát trên đồ thị TaTbTc thấy rằng, cùng với sự tăng lên của điện áp điều
chế, biên độ của TaTbTc cũng tăng lên tiến tới giá trị tối đa (khoảng 0,1). Giá trị dòng
điện tăng lên và đạt tới giá trị cực đại mà vẫn dữ được dạng sin.
Trên hình 2.18: biểu diễn quỹ đạo vector điện áp đặt và điện áp điều chế trên hệ
trục αβ, ta thấy với điện áp đặt có giá trị bằng Udc / 3 quỹ đạo vector điện áp đặt có dạng
là đường tròn nội tiếp hình lục giác đều, đây là giá trị lớn nhất của điện áp điều chế mà
điện áp ra trên tải vẫn giữ được dạng sin hoàn toàn.
22
1 1.5
1
0.5
0.5
0 0
-0.5
-0.5
-1
-1 -1.5
-1 -0.5 0 0.5 1 0.18 0.185 0.19 0.195 0.2
c) Điện áp điều chế lớn hơn U dc / 3
2U dc
Trong ví dụ này ta chọn điện áp điều chế U m   200(V )
3
1 60
0.8 40
20
0.6
0
0.4
-20
0.2 -40
0 -60
0.14 0.15 0.16 0.17 0.18 0.19 0.2 0.14 0.15 0.16 0.17 0.18 0.19 0.2
Hình 2.15: Thời điểm mở van TaTbTc. Hình 2.22: Dạng dòng điện nghịch lưu.
Mặc dù giá trị điện áp điều chế chưa vượt ra khỏi biên độ của các vector biên
chuẩn, nhưng trên đồ thị TaTbTc cho thấy, thời gian đóng cắt van đã vượt ra ngoài chu
kỳ băm xung, dẫn tới dòng điện đáp ứng bị méo.
1 1.5
1
0.5
0.5
0 0
-0.5
-0.5
-1
-1 -1.5
-1 -0.5 0 0.5 1 0.18 0.185 0.19 0.195 0.2
23
Với điện áp đặt có giá trị 2 / 3Udc , quỹ đạo vector sẽ có dạng là đường tròn ngoại
tiếp hình lục giác đều.
2.2.4. Kết luận
Trong phần này, ta đã thực hiện phân tích thuật toán điều chế vector không gian,
xây dựng công thức tính toán và kiểm tra bằng phần mềm mô phỏng Matlab-Simulink.
Kết quả mô phỏng cho thấy, phép điều chế vector không gian trên đã thực hiện tốt chức
năng tạo ra một nguồn áp xoay chiều 3 pha có thể điều khiển được từ nguồn điện một
chiều với hệ số méo dòng THD rất thấp, từ đây ta có thể coi khối nghịch lưu trên như một
khâu DAC trong cấu trúc điều khiển, có vai trò đưa vào mạch giá trị điện áp phù hợp với
vector điện áp tính toán bởi bộ điều khiển trong các vi xử lý số với độ chính xác cao.
Đồng thời ta cũng khảo sát khả năng điều chế của phương pháp và thấy rằng giới
hạn của phép điều chế trên là điện áp đặt phải nhỏ hơn hoặc bằng căn ba lần điện áp một
chiều. Với điện áp đặt lớn hơn giá trị này, phương pháp SVPWM sẽ không còn chính
xác, dòng điện ra sẽ bị méo. Ta biết rằng, đối với các hệ thống có sử dụng bộ nghịch lưu
nguồn áp trên, trong khoảng thời gian quá độ thường yêu cầu giá trị điện áp ra rất lớn, và
có thể vượt qua giá trị giới hạn của bộ điều chế. Với giá trị điện áp ra bị méo có thể khiến
cho hệ thống mất ổn định, do đó ta cần phải có khâu xử lý bão hòa trước khi đưa điện áp
đặt vào bộ điều chế vector không gian. Sang chương sau, trong phần triển khai mô phỏng
thực nghiệm ta sẽ tiếp tục xử lý vấn đề này.
Đối với cấu trúc bộ chỉnh lưu tích cực, phương pháp điều chế vector không gian
có vai trò quan trọng trong việc điều khiển điện áp rơi trên cuộn cảm mà thông qua đó ta
điều khiển dòng nạp tụ. Do đó triển khai tốt phép điều chế SVM, sẽ cho ra được dòng nạp
tụ có dạng sin, giảm lượng hài phát lên lưới. Ngoài ra với khả năng điều khiển hoàn toàn
điện áp ra cả về pha và biên độ cho phép ta thực hiện chao đổi năng lượng hai chiều giữa
lưới điện và tải một chiều. Tuy nhiên với vấn đề nối lưới, ta cần phải có được thông tin
chính xác về góc pha và tần số của lưới điện. Công việc này sẽ được một khối chức năng
đặc biệt có tên là vòng khóa pha (Phase Locked Loop-PLL). Bây giờ ta sẽ phân tích cấu
trúc của bộ phát hiện góc pha này.
24
2.3. Vòng Khóa Pha( Phase Locked Loop)

Đối với các thiết bị điện tử công suất nối lưới, việc xác định góc pha điện áp là 1
vấn đề hết sức quan trọng trong việc điều khiển dòng năng lượng giữa hệ thống điện lưới
và thiết bị điện. Trong cấu trúc hệ điều khiển tựa vector điện áp VOC, phát hiện góc đồng
bộ là nội dung cơ bản để đảm bảo hệ thống làm việc đúng theo nguyên lý thiết kế. Do đó,
thuật toán vòng khóa pha( PLL) được xây dựng nhằm phát hiện góc pha của vector điện
áp lưới, cũng như tần số hệ thống.
2.3.1. Cơ sở lý thuyết
*
PI
Uα
αβ
*
 dt
uq ∆ω ω
Uβ
dq
uqref ωref
=0
Hình 2.25: Cấu trúc vòng khóa pha.

Trên hình là cấu trúc thuật toán vòng khóa pha, với thông tin đầu vào là giá trị
điện áp lưới trên hai trục αβ, và giá trị đầu ra là thông tin góc pha điện áp. Đây là cấu trúc
bộ PLL ứng dụng trực tiếp thành quả của phép biểu diễn hệ thống điện áp ba pha thành
một vector quay U có vận tốc góc bằng với vận tốc góc của điện áp lưới và góc quay so
với trục alpha sẽ chính là góc pha của vector điện áp lưới. Từ đây, ta đưa ra hệ trục vector
quay dq cùng chiều quay với vector điện áp, khi đó vector U sẽ có thành phần dọc trục là
Ud , và thành phần ngang trục Uq. Bằng việc điều khiển cho thành phần ngang trục Uq
bằng không, thì thành phần dọc trục Ud lúc này sẽ trùng với vector điện áp thực, và góc
quay của hệ trục khi đó sẽ mang thông tin của góc pha vector điện áp lưới.
Cụ thể, Theo công thức chuyển đổi Park ta có:
  2   2 
 cos  θ*  cos  θ* - π  cos  θ* + π   ua 
ud  2  3   3   
u  = .  ub (2.9)
 q  3 -sin θ* -sin  θ* - 2 π   * 2    
   
 3 
-sin  θ + π   uc 
 3  

Với hệ thống điện áp có dạng:
25
ua  U cos 

ub  U cos(  120) (2.10)
u  U cos(  120)
 b
Ta tính được:
 
U.cos  θ  
  2   * 2  
 cos  θ*  cos  θ* - π  cos  θ + π   
ud  2  3   3    2 
u  = .  U.cos  θ  π  
 q  3 -sin θ* -sin  θ* - 2 π   2    3 
   
 3 
-sin  θ* + π   
 3    2 
(2.11)

U.cos  θ+ π  
  3 
Trong đó: θ* là góc tựa đầu ra khối PLL
θ là góc pha điện áp nguồn.
Điện áp tính toán trên trục dq:
ud  U.cos(θ* -θ) U.cos(Δθ)  (2.12)

u  =  =  
 q  U.sin(θ -θ)  -U.sin(Δθ)
*
Trong đó ∆θ là sai lệch góc tựa và góc pha. Vì vậy nếu ta điều chỉnh được thành
phần điện áp uq = 0  U.sin(Δθ) = 0 khi đó Δθ = 0 thì ta sẽ có được thông tin về góc pha
điện áp nguồn. Hình 2.33 dưới đây minh họa phép phân tích thành phần dọc trục và
ngang trục Uq, Uq của vector điện áp U . Chú ý: dấu âm của thành phần Uβ , Uq là do hệ
điện áp được biểu diễn giưới dạng hàm cos của góc θ.
β
U 
U
q d
d
U
U
q
 
* U α
Hình 2.26:Phân tích vector điện áp ra hai thành phần trên trục dq.
26
2.3.2. Phân tích cấu trúc
Từ phân tích lý thuyết ở trên, sơ đồ bộ PLL được đơn giản như sau:
  Ki  1 *
U sin( x) Kp 
s ωref s
Hình 2.27: Sơ đồ bộ PLL.

Phân tích cấu trúc bộ điều khiển:
- Đại lượng cần điều khiển: θ* - góc quay hệ trục dq
- Đại lượng đặt : θ - góc đồng bộ điện áp nguồn
- Yêu cầu điều khiển : Góc quay trục d bám giá trị góc pha điện áp lưới, thông
qua giá trị biểu diễn sai lệch uq  U.sin(θ -θ)
*
- Đại lượng điều khiển : Tần số góc pha điện áp tựa
- Đối tượng điều khiển : Khâu tích phân có khả năng tự reset trong khoảng (0,
2π), đại diện cho góc quay thành phần thứ tự thuận điện áp lưới.
- Nhiễu : Cấu trúc bộ PLL như trên hình không có nhiễu đo, hay nhiễu quá trình.
Do cơ cấu chấp hành chỉ là một hàm toán học. Nhiễu chủ yếu tham gia vào hệ thống là
nhiễu đầu vào, tức các giá trị đặt không mong muốn như góc pha của các thành phần hài
bậc cao và thành phần thứ tự nghịch.
Cấu trúc bộ PLL thể hiện cấu hình điều khiển hai bậc tự do, là sự kết hợp giữa
sách lược điều khiển phản hồi và điều khiển truyền thẳng. Trong đó cấu trúc điều khiển
truyền thẳng thể hiện ở khâu áp đặt tần số góc ωref - đây là tần số góc chuẩn của lưới điện
quốc gia. Trong mạch vòng khóa pha, khi hệ điều khiển đã bắt được góc pha của lưới
điện, và bản thân điện áp trên hệ thống cung cấp hoạt động ổn định thì cấu trúc điều
khiển truyền thẳng sẽ đưa ra thông tin góc pha một cách chính sác với ưu điểm truyền
thống là độ tác động rất nhanh. Tuy nhiên nhược điểm chính của cấu trúc điềm khiển này
là khả năng loại nhiễu kém. Do đó ta sử dụng kết hợp với cấu trúc điều khiển phản hồi có
vai trò ổn định hệ thống, loại nhiễu và triệt tiêu sai lệch tĩnh, đồng thời việc sử dụng song
song sách lược điều khiển truyền thẳng với điều khiển phản hồi sẽ giúp bộ điều khiển
phản hồi hoạt động chủ yếu ở chế độ tĩnh (tần số nhỏ) tăng khả năng ổn định của hệ
thống. Bộ PI của cấu trúc điều khiển phản hồi lúc này chỉ có tác dụng đưa bộ PLL bắt
27
được góc pha ban đầu khi hệ thống mới được nối lưới và ổn định góc pha đầu ra khi điện
lưới có biến động hoặc có sự tham gia của các thành phần hài điện áp. Ngoài ra, khi hệ
thống điện làm việc ổn định, thì đầu ra bộ PI có giá trị bằng không.
2.3.3. Thiết kế bộ điều khiển
Vơi khoảng biến thiên ∆θ nhỏ, ta thực hiện tuyến tính hóa xung quanh điểm làm
việc Usin(∆θ ) ≈ U.∆θ , ωref coi như nhiễu hằng số. Xét tới trễ do quá trình trích mẫu với
chu kỳ Ts, ta coi như một khâu quấn tính bậc nhất, cấu trúc bộ vòng khóa pha được xây
dựng như (hình 2.35 ).
*
1 1  sTi 1
U Kp
1  sTs sTi s
Hình 2.28: Sơ đồ tuyến tính hóa mạch vòng khóa pha PLL.
Hàm truyền hệ hở của hệ:
 1  sTi  1 U
Go (s)=  K p . . (2.13)
 sTi  1+sTs s
Hàm truyền hệ kín:
Go (s) (2.15)
Gc (s) 
1  Go ( s)
Như đã phân tích ở trên, ta thấy nhiễu không mong muốn tham gia vào hệ thống là
các loại nhiễu đầu vào. Do đó hàm truyền của lượng đặt cũng là hàm truyền của nhiễu, vì
vậy nếu ta lựa chọn bộ điều khiển có khả năng giúp hệ thống bám lượng đặt trong một
giải tần rộng, sẽ dẫn tới góc theta đầu ra mang thông tin của các thành phần hài. Từ đây,
ta thấy rằng bài toán thiết kế thông số bộ PI sẽ phải thỏa hiệp giữa tính chất đáp ứng
nhanh với thay đổi của giá trị đặt và khă năng bền vững với nhiễu.
Từ nguyên lý làm việc của vòng khóa pha, ta thấy rằng giá trị đặt của hệ là góc
quay của vector điện áp, làm việc xung quanh tần số cơ bản 50  5 Hz, còn các thành phần
hài có tần số bằng bội số nguyên lần của tần số cơ bản. Do đó, ta đưa ra nguyên tắc thiết
kế bộ điều khiển sao cho hệ đảm bảo bám tốt lượng đặt ở tần số lân cận 50 Hz và có khả
năng kháng nhiễu đối với các tần số lớn hơn. Từ những phân tích trên, ta sẽ sử dụng
chuẩn tối ưu đối xứng để tổng hợp thông số bộ điều khiển.
28
Phương pháp tối ưu đối xứng là phương pháp tổng hợp bộ điều khiển dựa theo đặc
tính biên độ hệ hở Lh ()  20log Gh  j  . Ở chế độ xác lập (ω 0), Gh  j  phải có
biên độ rất lớn (| Lh () |∞) để triệt tiêu sai lệch tĩnh. Đặc điểm động học của hệ thể hiện
quanh vùng tần số cắt c ( Lh () =0) với độ dốc -20dB/dec, trong phạm vi ( i , 1 ). Để
tăng cường tính ổn định của hệ kín, các tham số bộ điều khiển phải được lựa chọn sao
cho độ dự trữ pha ( c ) tại tần số cắt là lớn nhất. Qua vùng lân cận c , biên độ của hệ
suy giảm rất nhanh với độ dốc 40dB/dec để loại bỏ các loại nhiễu tần số cao. Đặc tính
biên đối xứng qua tần số cắt nhằm thỏa hiệp giữa tín hiệu chủ đạo và nhiễu, lý giải tên
gọi của phương pháp.
Hình 2.29: Đáp ứng tần số hệ hở và đồ thị Nyquist theo chuẩn tối ưu đối xứng.
Từ những phân tích trên, ta chọn tần số cắt c bằng 314rad/s ứng với f=50Hz.
Hàm truyền hệ hở với đối tượng tích phân quán tính bậc hai theo chuẩn tối ưu đôi
xứng có dạng:
c2 (as  c ) (2.16)

F 2
s ( s  ac )
Viết lại phương trình hàm truyền hệ hở:
 1  sTi  1 U Kp .U  s  1/ Ti  K p U  as  a / Ti  (2.17)
Go (s)=  K p . .  . 2  . 2
 sTi  1+sTs s Ts s  s  1/ Ts  aT s s s  1/ Ts 
Đồng nhất thức các hệ số:
29
 2 K pU  1
c   a
 aTs cTs

 a  a (2.19)
c   Ti 
 Ti  c
 1  aT 2 
ac   K p  s .c  c
 Ts  U U
Với các thông số thí nghiệm như sau:

Bảng 2.6: Thông số mô phỏng bộ PLL.
Thời gian trích mẫu của hệ Ts 0.2 (ms)
tần số cắt c 314(rad/s)

Điện áp lưới U 220√2 = 311.13(V)
Ta tính toán được thông số bộ điều khiển:
a  15.9236
 Kp
Ti  0.0507 Ki   19.906 (2.20)
 K  1.01 Ti
 p
Với đối tượng tích phân quán tính bậc hai, quan hệ giữa tần số cắt c và dải thông
của hệ B được xấp xỉ bằng hằng số c / B ≈ 0.7 . Do đó đáp ứng vòng kín của hệ sẽ có
tính chất như một khâu lọc thông thấp với dải thông B ≈ c /0.7 = 71Hz, cho nên bộ
PLL có khả năng loại bỏ các thành phần hài bậc cao mà không cần sử dụng thêm bộ lọc
nào khác.
Bode Diagram
Gm = -Inf dB (at 0 rad/sec) , Pm = 82.8 deg (at 314 rad/sec) Nyquist Diagram
100 2
50 1.5
Magnitude (dB)
0 1
-50 0.5
Imaginary Axis
-100 0
-90
-0.5
Phase (deg)
-1
-135
System: Go
Real: -0.125
-1.5 Imag: -0.992
Frequency (rad/sec): 314
-180 -2
0 1 2 3 4 5 -2 -1.5 -1 -0.5 0 0.5 1 1.5 2
10 10 10 10 10 10
Real Axis
Frequency (rad/sec)
Hình 2.30: Đáp ứng tần số và đồ thị Nyquist hệ hở khối PLL
30
Từ đồ thị bode của hệ hở ta thấy rằng, với thông số bộ điều khiển được thiết kế
theo tiêu chuẩn tối ưu đối xứng, đáp ứng hệ hở có tần số cắt 314(rad/s) tương ứng với
50Hz, và độ dữ trữ pha khá lớn 82.8 dec.
Đồ thị bode của hệ kín cho thấy, bộ điều khiến giúp hệ thống bám lượng đặt với
giải thông 57Hz. Dải thông hẹp để tăng cường khả năng chống nhiễu cho hệ thống.
Bode Diagram Step Response
1
Magnitude (abs)
0.8 1
System: Gc
0.6 System: Gc Time (sec): 0.0536
Frequency (Hz): 56.9 Amplitude: 1.02
0.4 Magnitude (abs): 0.708 0.8
0.2
Amplitude
0 0.6
0
-45 0.4
Phase (deg)
-90
0.2
-135
-1 0 1 2 3
10 10 10 10 10 0
0 0.02 0.04 0.06 0.08 0.1 0.12 0.14
Frequency (Hz)
Time (sec)
Hình 2.31: Đáp ứng tần số hệ kín khối PLL. Hình 2.32: Đáp ứng bước nhảy hệ kín khối
PLL.
Tuy nhiên, do bộ PLL được thiết kế với dải thông thấp dẫn đến khả năng phản ứng
với thay đổi giá trị đặt là tương đối chậm. Như trên hình 2.40 sau 0.053(s) hệ kín mới
bám giá trị chủ đạo. Nhưng, giá trị này là có thể chấp nhận được do tần số của hệ thống
lưới điện là đại lượng ít biến thiên, do đó ta không cần vòng khóa pha phải phản ứng quá
nhanh với sự thay đổi góc pha hệ thống do dao động tần số gây nên. Thay vào đó ta ưu
tiên khả năng chống nhiễu, cũng như tính ổn định khi có sự thay đổi mô hình nhiều hơn.
2.3.4. Kết quả mô phỏng bộ PLL

Scope4
Scope2 Scope5
A
Anpha Alpha
d
B
Scope3
simin Integrator Math
Beta Beta
C Function1
From 1 Kp.s+Ki 1
Clarke Transform q
Workspace Theta Ts.s+1 s s mod -10*cos(u)
dp tranform Fcn simout

invert q out omega 2*pi
To Workspace
Scope
Hình 2.33: Mô hình mô phỏng bộ PLL.
31
a) Trường hợp điện áp lưới sin và cân bằng

Grid Voltage on three phase Trajectory of Grid Voltage Vector
300 300
200 200
100 100
0 0
-100 -100
-200 -200
-300 -300
0 0.02 0.04 0.06 0.08 0.1 0.12 -400 -200 0 200 400
Hình 2.34: Điện áp lưới trên 3 trục abc. Hình 2.35: quỹ đạo vector điện áp lưới.
Từ đồ thị ta thấy khi điện áp 3 pha sin và cân bằng, quỹ đạo vector điện áp sẽ có
dạng là một đường tròn với bán kính bằng giá trị biên độ của điện áp.
Va and Angle, Voltage output of PLL Voltage on q axis
10 350
300
5 250
200
0 150
100
-5 50
-10 -50
0.1 0.12 0.14 0.16 0.18 0.2 0 0.05 0.1 0.15 0.2
Hình 3.36: Góc theta, điện áp đồng bộ, điện áp pha a. Hình 3.37: Điện áp tính toán trên trục q.
Kết quả mô phỏng cho thấy góc đồng bộ bám được góc pha của lưới, điện áp đầu
ra khối PLL được tính bằng Ucos(θ) (đường mầu đỏ) trùng với điện áp pha a. Giá trị sai
lệch đại diện bởi áp trên trục q được triệt tiêu. Tuy nhiên, ta cũng thấy rằng đáp ứng của
hệ khá chậm (0.13s mới ổn định tại giá trị đặt).
Khi góc đồng bộ trùng với góc pha điện áp lưới thì toàn bộ giá trị điện áp đó sẽ
nằm trên trục d. Như ta thấy trên hình 3.42, giá trị Ud sau 0.13s ổn định tại mức -220√2
(V). Đồng thời ta cũng thấy rằng sau khi góc đồng bộ đã bắt được góc pha, và lưới không
có biến động, thì đầu ra bộ PI có giá trị bằng không, nghĩa là lúc đó chỉ còn có bộ điều
khiển truyền thẳng (Feedforward controller) làm việc do đảm bảo hệ trục bám được
vector điện áp.
32
Voltage on d axis
0 PI output
300
-50
250
-100
200
-150
150
-200
100
-250
50
-300
0
0 0.05 0.1 0.15 0.2 0 0.05 0.1 0.15 0.2
Hình 3.28: điện áp trên trục d. Hình 4.39: Tần số góc đầu ra bộ PI.
b) Trường hợp điện áp lưới có sự tham gia của các thành phần hài
Trong phần này ta sẽ xem sét khả năng loại các thành phần nhiễu điện áp lưới của
bộ PLL. Nhiệm vụ của bộ PLL trong trường hợp này là phải bám được góc pha của thành
phần sóng hài cơ bản khi có thêm các thành phần hài bậc cao tham gia vào hệ thống cung
cấp.
Cụ thể ta mô phỏng với lưới có các thành phần hài bậc năm, bẩy,mười một, mười
ba và mười lăm với biên độ tương ứng 12%, 10%, 8%, 5% ,3% so với biên độ sóng hài
cơ bản.
Grid Voltage on three phase Trajectory of Grid Voltage Vector
400 400
300 300
200 200
100 100
0 0
-100 -100
-200 -200
-300 -300
-400 -400
0 0.02 0.04 0.06 0.08 0.1 0.12 -400 -200 0 200 400
Hình 2.40: Điện áp lưới trên 3 trục abc. Hình 2.41: Quỹ đạo vector điện áp lưới.
Từ đồ thị ta thấy khi điện áp 3 pha có các thành phần hài bậc cao tham gia vòa
lưới, quỹ đạo vector điện áp sẽ bi méo.
33
Va and Angle, Voltage output of PLL Voltage on q axis

15 400
10 300
5
200
0
100
-5
0
-10
-100
-15 0 0.05 0.1 0.15 0.2
0.15 0.16 0.17 0.18 0.19 0.2
Hình 3.43: Điện áp tính toán trên trục q.
Hình 3.42: Góc theta, điện áp đồng bộ và điện áp
pha a.
Kết quả đáp ứng của bộ PLL cho thấy, mặc dù lưới điện bị méo rất nặng do sự có
mặt của các thành phần sóng điều hòa bậc cao(đường mầu đỏ). Bộ PLL vẫn có thể cho ra
được chính xác góc pha của thành phần cơ bản của lưới điện( đường mầu xanh). Thể hiện
khả năng loại nhiễu khá tốt của bộ điều chỉnh PI. Bên cạnh đó Hình 3.42 cho thấy giá trị
Uq dao động trong suất quá trình làm việc khác so với trường hợp lưới cân bằng, điều đó
là do Uq là thành phần thể hiện sai lệch giữa góc pha của thành phần cơ bản và góc pha
của vector điện áp lưới bị nhiễu. Từ đây, ta hiệu rõ thêm về chức năng cấu trúc điều
khiển vòng kín khi sử dụng song song với cấu trúc điều khiển truyền thẳng trong chế độ
tĩnh, là hỗ trợ việc ổn định hệ thống và triệt tiêu sai lệch do nhiễu gây ra.
2.3.5. Kết luận
Trong chương này ta thực hiện phân tích cấu trúc bộ PLL, tính toán các thông số
bộ điều khiển PI theo chuẩn tối ưu đối xứng và sau đó, ta khảo sát sơ bộ đáp ứng của hệ
trong hai trường hợp lưới cân bằng và lưới bị nhiễu do các thành phần hài. Qua đó ta thấy
rằng, với bộ điều khiển được tổng hợp theo chuẩn tối ưu đối xứng có thể đảm bảo hai
nhiệm vụ: bám lượng đặt, triệt tiêu sai lệch tĩnh và loại bỏ các thành phần nhiễu. Tuy
nhiên, do hệ thống được thiết kế với tần số cắt thấp, dẫn tới đáp ứng lượng đặt là khá
chậm (khoảng 3 chu kỳ điện áp), do đó khiến ta nghĩ đến khả năng nâng cao tần số cắt để
cải thiện tốc độ bám của hệ thống. Nhưng việc làm này cũng có thể dẫn tới hệ dễ dao
động hơn, nhạy cảm với nhiễu và sai lệch mô hình do biến động của điện áp gây ra() .
34
2.4. Tính toán thông số hệ điều khiển VOC

Như đã trình bày ở đầu chương, phương pháp điều khiển tựa vector điện áp VOC
được xây dựng trên cơ sở phép chuyển trục tọa độ dq. Khi hệ tọa độ quay này tựa lên
vector điện áp, các thành phần điều hòa như dòng điện, điện áp sẽ được biểu diễn thành
các đại lượng một chiều. Do đó ta có thể ứng dụng cấu trúc điều khiển tầng thông thường
để ổn định điện áp trên tụ mà vẫn đảm bảo dòng nạp sin và cùng pha với điện áp lưới.
Trong đó , tầng điều khiển dòng có tác dụng nhanh chóng áp đặt giá trị dòng điện, loại bỏ
tác động của nhiễu quá trình, tầng điều chỉnh điện áp có tác dụng đảm bảo ổn định giá trị
điện áp một chiều trên tụ điện khi có sự thay đổi của tải. Các thành phần xen kênh do
phép chuyển trục tạo ra, có thể bù bằng một khâu feedforward.
Voltage Controller Current Controller
U dc _ ref U dc I d _ ref Id U sd
I Ld
U dc ωL
I Lq
ωL
I q _ ref  0 Iq U sq
Hình 2.44: Cấu trúc điều khiển tầng với khâu bù xen kênh.
2.4.1. Tính toán thông số mạch vòng dòng điện
Để tính tham số bộ điều chỉnh dòng ta bỏ qua tác động xen kênh d, q – tác động
này sẽ được bù feedforward,lúc này đối tượng của khâu điều chỉnh dòng trở thành một
hàm quán tính bậc nhất. Sơ đồ khối khâu điều chỉnh dòng trên hệ tọa độ dq được mô tả
như hình dưới đây.
Sample and Hold PI Control PWM
U dis
iref 1 K pi (1  sTii )
K pwm
1  sTs T
sTii 1 s s
2
ifeb
K RL
1  sTRL
Load
Hình 2.45: Vòng điều chỉnh dòng trên hệ tọa độ dq.

Do cấu trúc điều khiển dòng( đã loại bỏ xen kênh) trên trục d và q là giống nhau,
nên ta có thể dùng sơ đồ trên cho cả hai trục. Trong đó
35
K pwm : hệ số khuếch đại của bộ điều chế PWM
Ts
Tpwm : hằng số thời gian của bộ điều chế PWM có giá trị bằng
2
1
K RL : hệ số khuếch đại của tải RL, có giá trị bằng
R
L
TRL : hằng số thời gian tải RL, có giá trị bằng
R
Khối van công suất và thuật toán điều chế được sấp sỉ với một khâu quán tính bậc
nhất với hằng số thời gian bằng một nửa chu kỳ trích mẫu và hệ số khuếch đại K pwm ,
nhiễu điện áp được mô hình bởi tín hiệu udis . Để tiếp tục đơn giản mô hình, ta gộp hai
khối có hằng số thời gian nhỏ nhất( khối Sample and Hold và khối PWM) với nhau thành
một khâu quán tính bậc nhất với hệ số khuyếch đại K pwm và hằng số thời gian Tei được
tính bằng: Tei  Ts  TPWM  1.5Ts
PI Control U dis Load

iref K pi (1  sTii ) K pwm K RL
sTii 1  sTei 1  sTRL
ifeb
Hình 2.46: Vòng điều chỉnh dòng sau khi được sấp sỉ khâu hằng thời gian nhỏ.
Dòng điện nạp tụ là đối tượng có thời gian quán tính khá nhỏ, hơn nữa yêu cầu của
cấu trúc điều khiển tầng đặt ra đối với mạch vòng trong là phải nhanh chóng áp đặt giá trị
dòng điện để nâng cao chất lượng của mạch vòng điều khiển điện áp. Do đó yêu cầu đặt
ra đối với bộ PI trong mạch vòng dòng điện là phải giúp cho hệ thống nhanh chóng bám
theo lượng đặt.
Trong việc đánh giá đặc tính hệ thống trong miền thời gian, ta thấy tính chất mạch
vòng điều chỉnh phụ thuộc vào vị trí điểm không, điểm cực của phương trình đặc tính.
Theo đó để loại bỏ đặc tính trễ của đối tượng dòng điện qua cuộn cảm, theo tài liệu() ta
lựa chọn tham số bộ PI sao cho triệt tiêu được điểm cực của mô hình cuộn cảm trong
phương trình đặc tính. Do đó, ta sẽ đặt hằng số thời gian của bộ tích phân trong khâu PI
bằng với hằng số thời gian của tải Tii  TRL .
Hàm truyền hệ hở của hệ trở thành:
36
K pi K PWM K RL (2.21)
Goi 
sTRL (1  Tei s)
Hàm truyền hệ kín của hệ:
Goi K pi K PWM K RL (2.22)

Gci  
1  Goi sTRL (1  Tei s)  K pi K PWM K RL
1 (2.23)
 Gci 
TRL TRLTei
1 s s2
K pi K PWM K RL K pi K PWM K RL
So sánh phương trình hàm truyền hệ kín với phương trình chuần của hàm quán tính bậc
hai:
K (2.24)
Gs 
1 2 2D
s  .s  1
n2
n
Với n là tần số dao động riêng và D là hệ số tắt dần của hệ bậc hai.
Từ phương trình trên, ta tính được hệ số tắt dần của hệ:
TRL (2.25)
D2 
4Tei K pi K PWM K RL
Hệ số tắt dần D quy định độ dao động của hệ, giá trị D càng gần 1 thì hệ
đáp ứng của hệ càng ít dao động, tuy nhiên điều đó cũng dẫn tới tốc độ bám lượng đặt
của hệ sẽ chậm đi. Thông thường để tối ưu ta chọn D  2 / 2 (). Do đó hệ số khuếch đại
của bộ điều khiển K pi được tính bằng :
TRL (2.26)
K pi 
2Tei K PWM K RL
Mô phỏng mạch vòng dòng điện với thông số mạch như sau:
Bảng 2.7: thông số mô phỏng mạch vòng dòng điện.
Thời gian trích mẫu Ts 0.2 ms C 470 μF
R 0.5 Ω L 3 mH
T  0.006
Từ công thức tính toán ở trên, ta tính ra được thông số bộ điều khiển:  ii
 K pi  5

(2.27)
37
Dap ung mach vong dong dien

Pole-Zero Map
2e+003
2000
0.6 0.46 0.36 0.25 0.16 1.75e+003
0.08 1
1.5e+003
1500 System: sys
0.78
Pole : -1.67e+003 + 1.67e+003i 1.25e+003
1000
Damping: 0.707 1e+003 0.8
Overshoot (%): 4.32
750
0.92 Frequency (rad/sec): 2.36e+003
500
500
Imaginary Axis
250 0.6
0
250
-500 0.4
500
0.92
750
-1000
1e+003
0.2
1.25e+003
0.78
-1500
1.5e+003
0.6 0.46 0.36 0.25 0.16 1.75e+003
0.08
-2000 0
-1800 -1600 -1400 -1200 -1000 -800 -600 -400 -2002e+003 0 0 0.01 0.02 0.03 0.04
Real Axis
Hình 2.47:Đồ thị điểm cực mạch vòng dòng điện. Hình 2.48:Đáp ứng mạch vòng dòng điện.
Trên đồ thị đáp ứng hình 2.44 minh họa phương pháp thiết kế bộ điều khiển bằng
cách lựa chọn hệ số tắt dần. Với hệ số K pi , Tii tính toán ở trên, ta có hàm truyền hệ kín
chỉ có hai điểm cực bên trái trục ảo, và đối xứng qua trục hoành với hệ số tắt dần D =
0.707 tương ứng với độ quá điều chỉnh khoảng 4.32%. Trên hình 2.45 ở bên, cho thấy
đáp ứng bước nhảy, và loại nhiễu của mạch vòng dòng điện. Ta thấy rằng đáp ứng của hệ
là khá nhanh (0.0025s) với độ quá điều chỉnh thấp (4.3%). Đồng thời hệ cũng có khả
năng bám lượng đặt khi có nhiễu quá trình tác động. Tuy nhiên tốc độ ổn định hệ thống
khi có nhiễu là tương đối chậm (0.016s)
Ta có hàm truyền đạt nhiễu:

GLoad K RL .sTRL (1  Tei ) (2.29)
Gdi  
1  Goi (1  sTRL )(sTRL (1  Tei )  K pi K PWM K RL )
Bode Diagram Bode Diagram

0.2
1
0.8 0.15
Magnitude (abs)
Magnitude (abs)
0.6 System: Gc
Frequency (Hz): 375 0.1
0.4 Magnitude (abs): 0.707
0.05
0.2
0 0
0 90
-45 45
Phase (deg)
Phase (deg)
-90 0
-135 -45
-180 -90
0 1 2 3 4
0 1 2 3 4 10 10 10 10 10
10 10 10 10 10
Frequency (Hz)
Frequency (Hz)
Hình 2.49: Đặc tính tần hàm truyền lượng đặt dòng. Hình 2.50: Đặc tính tần hàm truyền nhiễu.
Trên đồ thị đặc tính tần của hàm truyền tín hiệu đặt, ta thấy giải thông của hệ là
tương đối lớn( 375 Hz), do đó mạch vòng dòng điện sẽ có khả năng phản ứng nhanh với
sự thay đổi của giá trị đặt.
38
2.4.2. Tính toán thông số mạch vòng điện áp
Hàm truyền vòng kín của mạch vòng dòng điện như trên công thức(), có thể đơn
giản bằng việc loại bỏ thành phần bậc cao ( s 2 ), do hằng số thời gian rất nhỏ ( TRLTei ).
Sau khi thay hệ số K pi từ công thức(), mạch vòng dòng điện trở thành một khâu quán tính
bậc nhất:
1 (2.30)
Gci 
1  Tet
Với Tet  4Tei D2 , do ta chọn D  2 / 2 nên Tet  2Tei  3Ts . Mạch vòng điện áp được
đơn gian như giưới sơ đồ sau:
Current Loop
Sample and Hold PI Control Tranfer Function
idis
udc _ ref 1 K pu (1  sTiu ) iref 1
1  sTs sTiu 1  sTet
udc_feb
1
sC
Capacitor
Hình 2.51: Vòng điều chỉnh điện áp tụ.

Ta tiếp tục đơn giản sơ đồ điều khiển, bằng việc xấp xỉ các hằng số thời gian nhỏ:
Teu  Ts  Tet  4Ts (2.31)
Mạch vòng điêu chỉnh điện áp tụ được đơn giản như giưới sơ đồ sau:
PI Control idis Capacitor

udc _ ref
K pu (1  sTiu ) 1 1
sTiu 1  sTeu sC
udc_feb
Hình 2.52: Vòng điều chỉnh điện áp tụ sau khi được đơn giản.
Hàm truyền hệ hở của hệ thống:
K pu (1  Tiu s) (2.32)
Gou 
sTiu (1  Teu s)sC
39
Ta thấy điện áp trên tụ điện là đối tượng có quán tính lớn hơn so với giá tri dòng
điện, nên trong yêu cầu điều khiển, ta không cần bộ điều khiển đưa ra đáp ứng quá
nhanh, hơn nữa ta cũng cần một khoảng thời gian trễ nhỏ, đủ do mạch vòng trong ổn định
giá trị dòng điện, khoảng thời gian này được thể hiện qua giá trị Tet . Đây là điểm khác
biệt so với yêu cầu điều khiển đặt ra đối với mạch vòng dòng điện. Đồng thời ta cũng
thấy rằng cấu trúc điều khiển điện áp tụ thường xuyên có sự tham gia của các loại nhiễu,
như nhiễu đầu ra thể hiện qua sự biến động của tải, nhiễu quá trình thể hiện qua sự thay
đổi của dòng nạp tụ và nhiễu đo do các tụ kí sinh tại các điểm đo. Do đó bộ điều khiển
trong mạch vòng điều chỉnh điện áp tụ phải có khả năng kháng nhiễu tốt.
Từ những phân tích chuẩn tối ưu đối xứng ở chương trước, ta sẽ tiếp tục tận dụng
ưu điểm thể hiện qua sự thỏa hiệp giữa khả năng bám và loại nhiễu của tiêu chuẩn này.
Như đã trình bày, phương pháp tổng hợp bộ điêu khiển theo tiêu chuẩn tối ưu đối
xứng là phương pháp thiết kế dựa theo hàm truyền đạt hệ hở, sao cho đồ thị đặc tính tần
của hệ đối xứng qua tần số cắt c . Đường đặc tính tần này có độ suy giảm 40dB/dec với
vùng tần số thấp và rất cao do triệt tiêu sai lệch tĩnh ở chế độ xác lập và khử nhiễu tần số
lớn, và giữa hai vùng này, hệ thay đổi độ nghiêng 20dB/dec qua tần số cắt c (xem
Hình…) . Độ rộng của vùng suy giảm 20dB/dec được quy định bởi hệ số a, vùng này
phải có độ rộng phù hợp do đảm bảo tính ổn định của hệ.
Với đối tượng là khấu tích phân quán tính bậc nhất, thông thường a được lựa chọn
a > 1, theo (… tr194) do hệ kín không có dao động phải chọn a≥2 . Với a càng lớn thì độ
quá điều chỉnh càng nhỏ, nhưng đáp ứng lượng đặt sẽ chậm. Còn với a < 1, hệ kín sẽ
không ổn định. Theo tài liệu() , ta tính toán thông số của hệ theo hệ số a như sau:
1
Tần số cắt của hệ : c  (2.33)
aTeu
Thời gian tích phân Tiu của bộ điều chỉnh PI: Tiu  a 2Teu (2.34)
C
Hệ số K pu của bộ điều chỉnh PI : K pu  (2.35)
aTeu
1  Tpu s 1  a 2Teu s
Từ đây ta tính được hàm truyền hệ hở : Gou   (2.36)
aTeu s 2Tpu (1  Teu s ) a 3Teu 2s 2 (1 Teu s )
Hàm truyền hệ kín:
40
1  a 2Teu s (2.37)
Gcu 
1  a 2Teu s  a3Teu 2 s 2 (1  Teu s)
1  a 2Teu s (2.38)
 Gcu 
(1  aTeu s)(a 2Teu s 2  (a  1)aTeu s  1)
Ta sẽ lựa chọn hệ số a sao cho: hai cặp nghiệm cực phức của hàm Gcu tạo được hệ
số tắt dần tối ưu D  2 / 2 .
1 ((a  1)aTeu )2 (2.39)

D2  
2 4a 2Teu s
(a 1)2 1 (2.40)
   a  2  1  2.4
4 2
Thông số bộ điều khiển:
Tii  a 2Teu  0.0046 (2.41)

C
K pi   0.2448
aTeu
1 1
Tần số cắt của hệ: c    520.8  rad / s   fc  82.88Hz (2.42)
aTeu 2, 4.4.2.104
Bode Diagram Nyquist Diagram

Gm = -Inf dB (at 0 Hz) , Pm = 44.8 deg (at 82.9 Hz) 1.5
100
50 1
Magnitude (dB)
0
0.5
-50
Imaginary Axis
0
-100
-120
-0.5
Phase (deg)
-150 System: Go
Real: -0.71
-1
Imag: -0.704
-180 -1.5
0 1 2 3 4 -1.5 -1 -0.5 0 0.5 1 1.5
10 10 10 10 10
Real Axis
Frequency (Hz)
Hình 2.54: Đồ thị Nyquist mạch vòng điện
Hình 2.53: Đặc tính tần hệ hở mạch vòng điện áp.
áp.
Hình 2.57 cho ra kết quả đặc tính tần hệ hở mạch vòng điều chỉnh điện áp, với
thông số bộ điều khiển được lựa chọn theo chuẩn tối ưu đối xứng. Ta thấy với các giá trị
K pu , Tiu tính được đã đáp ứng yêu cầu của tiêu chuẩn, với đường đặc tính tần đối xứng
41
qua tần số cắt c  82.9Hz tương ứng với 521 (rad/s). Đồ thị Nyquist minh họa khả năng
ổn định của hệ kín với độ dự trữ pha là 44,8 deg
Pole-Zero Map Dap ung mach vong dien ap tu

400
0.8 0.66 0.52 0.4 0.26 0.12 1.5
System: Gc
300 0.9 Pole : -365 + 372i
Damping: 0.7
Overshoot (%): 4.6
200 Frequency (rad/sec): 521
0.97
100 1
Imaginary Axis
600 500 400 300 200 100

0
-100
0.97 0.5
-200 System: Gc
Pole : -365 - 372i
Damping: 0.7
-300 0.9 Overshoot (%): 4.6
0.8 0.66 0.52 0.4 0.26 0.12
-400
-600 -500 -400 -300 -200 -100 0 0
Real Axis 0 0.01 0.02 0.03 0.04 0.05
Hình 2.55:Đồ thị điểm cực mạch vòng điện áp. Hình 2.56:Đáp ứng mạch vòng điện áp.
Hình 2.59 minh họa kết quả thiết kế bộ điều khiển sử dụng phương pháp gán điểm
cực phức. Hình 2.60 minh họa khả năng bám lượng đặt và khử nhiễu của hệ điều khiển,
ta thấy hệ điều khiển thiết kế theo chuẩn tối ưu đối xứng đã đảm bảo được hai khả năng
này với tốc độ khá cao (sau 0.016s bám lượng đặt), tuy nhiên độ quá điều chỉnh là hơi lớn
(33% so với lượng đặt).
Reference Tracking
Disturbance Rejection
1.5 6
5
Magnitude (abs)
Magnitude (abs)
1 4
3
System: Gc
0.5 2
Frequency (Hz): 140
Magnitude (abs): 0.708
1
0 0
0 90
-45 45
Phase (deg)
Phase (deg)
-90 0
-135 -45
-180 -90
0 1 2 3 0 1 2 3
10 10 10 10 10 10 10 10
Frequency (Hz) Frequency (Hz)
Hình 2.57: Đặc tính tần hàm lượng đặt điện áp. Hình 2.58: Đặc tính tần hàm truyền đạt nhiễu.
Ta có thể giải thích kết quả như sau: giá trị a tính được bằng 2,4 đây là một giá trị
khá thấp, dẫn tới tần số cắt và giải thông của hệ là tương đối cao
( fc  82.9Hz, f B  140Hz )do đó cho phép mạch vòng điện áp phản ứng nhanh hơn với sự
thay đổi của lượng đặt. Tuy nhiên khoảng cách ‘a’ giữa hai tần số gẫy còn là một đại
42
lượng đặc trưng cho độ quá điều chỉnh của hệ kín khi có giao động (.. tr 190) cụ thể là a
tỷ lệ nghịch với hệ số quá điều chỉnh, cho nên với giá trị a nhỏ sẽ dẫn tới độ quá điều
chỉnh lớn.
Trong điều kiện không đòi hỏi điện áp tụ phải đưa ra đáp ứng quá nhanh, ta có thể
tăng hệ số ‘a’ do giảm độ quá điều chỉnh của hệ thống. Đối với trường hợp này ta lựa
chọn a = 4.
Bode Diagram Nyquist Diagram
Gm = -Inf dB (at 0 Hz) , Pm = 61.9 deg (at 49.7 Hz) 1.5
100
50 1
Magnitude (dB)
0
0.5
Imaginary Axis
-50
0
-100
-120 -0.5
Phase (deg)
-150 -1 System: Go
Real: -0.471
Imag: -0.882
-180 -1.5
-1 0 1 2 3 4 -1.5 -1 -0.5 0 0.5 1 1.5
10 10 10 10 10 10
Real Axis
Frequency (Hz)
Hình 259: Đặc tính tần hệ hở mạch vòng điện áp. Hình 2.60: Đồ thị Nyquist mạch vòng
điện áp.
Trên đồ thị đáp ứng hệ hở cho thấy, khi ta tăng hệ số ‘a’ tần số cắt của hệ giảm
xuồng 49,7Hz (tương ứng 313rad/s), đồng thời độ dự trữ pha tăng lên 49.7 deg . Khi tần
số cắt của hệ hở giảm xuống thường kéo theo sự suy giảm dải thông của hệ kín dẫn tới
đặc tính động học của hệ thống sẽ chậm đi, và độ dao động của hệ cũng giảm đi. Độ dữ
trữ pha của hệ hở tăng lên cho biết rằng hệ kín sẽ ổn định hơn với sai lệch góc pha mô
hình, điều này có thể diễn ra trong quá trình quá độ khi độ trễ pha của hệ thống tăng lên
cùng với tần số dao động của hệ. Như vậy, khi tăng khoảng cách giữa hai tần số gẫy ‘a’,
ta thực hiện sự thỏa hiệp giữa khả năng ổn định và tốc độ đáp ứng của hệ thống.
43
Reference Tracking
Dap ung mach vong dien ap tu
1.2 1.5
1
Magnitude (abs)
X: 0.01257
0.8 Y: 1.173
0.6 System: Gc
Frequency (Hz): 76.9
0.4
Magnitude (abs): 0.705 1
0.2
0
0
-45
Phase (deg)
0.5
-90
-135
-180
0 1 2 3
10 10 10 10
0
Frequency (Hz) 0 0.02 0.04 0.06 0.08 0.1
Hình 2.61: Đặc tính tần hàm lượng đặt điện áp. Hình 2.62:Đáp ứng mạch vòng điện áp.
Trên đồ thị 2.65 cho biết đáp ứng tần số của hệ kín, với hệ số ‘a’ tăng thì dải thông
của hệ giảm xuống còn 76,9Hz cho thấy đáp ứng hệ thống sẽ kém nhạy hơn với thay đổi
lượng đặt. Như ở hình 2.66 bên, ta thấy sau khoảng 0.045 (s) hệ mới bám giá trị đặt tuy
nhiên độ ổn định của hệ cũng được cải thiện đáng kể với độ quá điều chỉnh là 17.3 %.
2.4.3. Kết luận
Kết thúc mục 2.4 ta đã hoàn thành việc tính toán thông số cho các bộ điều khiển
cho cấu trúc điều khiển chỉnh lưu tích cực gồm có hai mạch vòng: mạch vòng dòng điện
phía trong và mạch vòng điện áp tụ bên ngoài. Đối với mỗi mạch vòng, tùy theo yêu cầu
điều khiển mà ta xử dụng những phương pháp, tiêu chuẩn khác nhau. Với mạch vòng
dòng điện ta có đối tượng điều khiển là dòng nạp tụ có thời gian quán tính rất nhỏ và yêu
cầu điều khiển đặt ra là nhanh chóng áp đặt giá trị dòng nạp để nâng cao chất lượng chất
lượng điều khiển điện áp. Do đó mà với mạch vòng dòng điện ta ưu tiên khả năng bám
hơn là độ ổn định, khả năng loại nhiễu của hệ thống. Còn đối với mạch vòng điện áp, đối
tượng điều khiển là điện áp trên tụ điện có thời gian quán tính lớn hơn, đặc tính đối tượng
có dễ dao động hơn do có bao gồm thêm mạch vòng trong. Do đó ta ưu tiên tính ổn định
hệ thống hơn tốc độ đáp ứng giá trị đặt.
44
Mô phỏng chỉnh lưu tích bằng thư viện Matlab/Tagret Packed TC2
Chương 3
MÔ PHỎNG CHỈNH LƯU TÍCH CỰC BẰNG THƯ VIỆN
MATLAB/TARGET PACKED TC2
3.1. Lựa chọn thiết bị phần cứng thực thi hệ thống điều khiển
Cùng với sự phát triển nhanh chóng của ngành công nghiệp điện tử mà đặc biệt là
sự tăng cường khả năng tích hợp các Chip khả trình, là sự chuyển dịch trong các hệ thống
điều khiển từ các hệ tương tự sang các hệ thống điều khiển số. Có thể kể ra hàng loạt các
loạt các Chip khả trình đang được ứng dụng trong các hệ thống điều khiển hiện nay như
các họ vi xử lý/ vi điều khiển nhúng (Microprocessor/ Microcontroller), các Chip xử lý
tín hiệu số DSP (Digital Signal Processing), các Chip khả trình trường FPD (Field
Programmable Device).
Trong đó, các họ vi điều khiển như Intel, Atmel, Motorola, Infineon ….là các vi
xử lý rất thông dụng trong thực tế. Về bản chất cấu trúc tương tự như các vi xử lý được
phát triển cho PC nhưng ở mức độ đơn giản hơn nhều về công năng và tài nguyên, được
tích hợp thêm các ngoại vi thông dụng như bộ định thời, bộ chuyển đổi A/D, xử lý giao
diện … Chủ yếu ứng dụng trong các thiết bị nhúng với yêu cầu tính toán vừa phải và khả
năng đảm nhiệm nhiều tác vụ.
Các Chip logic khả trình như PLA, CPLD là các họ vi mạch cho phép lập trình
mạch logic trên cơ sở các phần tử AND và OR. Vì vậy thường thể hiện hạn chế đôi với
các phép tính toán phức tạp, tốc độ cao. Tuy nhiên, cũng có một số chủng loại được thiết
kế nhằm đáp ứng yêu cầu tính toán lớn, có khả năng đảm nhiệm vai trò của một hệ vi xử
lý như FPGA nhưng giá thành tương đối cao.
Các vi xử lý DSP được biết đến như một loai vi điều khiển đặc biệt với khả năng
thực hiện các bài toán đòi hỏi khối lượng tính toán lớn,với độ chính xác và tốc độ rất cao.
Được phát triển cho các lĩnh vực đặc thù liên quan đến xử lý tín hiệu. Với các dòng DSP
của hãng Texas Instruments, các vi xử lý này được chia làm ba loại theo mức độ tính
toán: Dòng C6000 là nhóm DSP mạnh nhất được xử dụng trong các ứng dụng xử lý hình
ảnh, âm thanh, truyền thông đa phương tiên…Dòng C5000 được sản xuất cho các thiết bị
di động, các loại điện thoại cầm tay. Dòng C2000 được ứng dụng trong lĩnh vực điều
khiển tín hiệu số (Digital Signal Control - DCS), các bài toán liên quan đến điều chế tín
45
hiệu dòng điện, điện áp. Được ứng dụng rộng rãi trong các thiết bị điện tử công suất như
các bộ lọc tích cực, chỉnh lưu tích cực và trong truyền động điện như các bộ biến
tần…Ngoài ra DSP còn được phân loại theo dạng biểu diễn toán học, làm việc với dữ liệu
dấu phẩy động và dấu phẩy tĩnh.
Với cấu trúc hệ điều khiển chỉnh lưu tích cực gồm có ba bộ điều khiển, một bộ
điều khiển điện áp và hai bộ điều khiển dòng một bộ vòng khóa pha, các khối chuyển trục
tọa độ với thời gian tính toán nhỏ hơn 0.2 ms (tương ứng với tần số trích mẫu 5kHz). Em
xin đề xuất sử dụng vi xử lý tín hiệu số DSP thuộc dòng C2000 của hãng Texas
Instruments - TMS320F2812 để thực thi cấu trúc điều khiển.
3.2. Một số vấn đề khi đưa hệ thống điều khiển vào vi xử lý

Sau khi tổng hợp cấu điều khiển, ta được phương trình mô tả dưới dạng tổ hợp các
phần tử cơ bản: khuếch đại, đạo hàm và tích phân. Đối với các hệ tương tự, ta chỉ cần
thay các phần tử này bằng các mạch tương ứng, và các tín hiệu điều khiển chính là các tín
hiệu dòng áp thực có thể đo đạc trực tiếp. Tuy nhiên, sẽ có một số thay đổi khi ta sử dụng
thiết bị điều khiển là một vi xử lý số.
Process
Hold Sample
A/D Microcontroller D/A
Hình 3.1: Hệ thống điều khiển số.

Như ta đã biết, vi điều khiển là một thiết bị hoạt động theo chu kỳ xung nhịp, toàn
bộ khối lượng tính toán được giới hạn và lặp lại sau những khoảng thời gian cách đều gọi
là chu kỳ trích mẫu. Do đó, tín hiệu đưa vào bộ điều khiển cũng chỉ được cập nhật sau
mỗi chu kỳ trích mẫu được gọi là quá trình gián đoạn hóa tín hiệu. Bên trong vi điều
khiển, khối xử lý trung tâm ALU thực hiện các phép tính logic số học với dữ liệu lưu trữ
ở dạng nhị phân tại các thanh ghi, bộ nhớ. Vì vậy, tín hiệu muốn sử dụng được trong bộ
điều khiển phải thực hiện mã hóa sang dạng bit theo một quy tắc phù hợp với chức năng
tính toán của vi xử lý. Quá trình này gọi là quá trình số hóa tín hiệu. Từ đây ta thấy rằng
các tín hiệu khi đưa vào bộ điều khiển đã không còn bản chất vật lý vốn có của nó, đồng
46
thời mô hình bộ điều khiển cũng có sự sai khác do được bổ xung thêm khối “Sample and
Hold”, và độ chính xác của tín hiệu bị giới hạn bởi khả năng biểu diễn bên trong các
thanh ghi của vi xử lý. Chính vì vậy để hỗ trợ công tác thiết kế hệ thống điều khiển, các
nhà sản suất vi xử lý đưa ra mô hình sử dụng khối tính toán giống như các quá trình diễn
ra trong vi xử lý, quá trình mô phỏng này được gọi là software in the loop.
Trong chương này em xin đề cập tới ba thao tác cơ bản trong triển khai bộ điều
khiển trên vi xử lý số bao gồm: gián đoạn bộ điều khiển, số hóa - chuẩn hóa tín hiệu và
thực hiện mô phỏng software in the loop.
3.2.1. Gián đoạn cấu trúc điều khiển
Như ta đã đề cập, tín hiệu sử dụng trong vi điều khiển là các tín hiệu có tính gián
đoạn cách đều, đồng bộ với hoạt động có tính chu kỳ của vi điều khiển. Vì vậy, việc biểu
diễn bộ điều khiển bằng mô hình liên tục dưới dạng phương trình vi phân là không thể
thực hiện được, để triển khai trên vi xử lý phương trình phải để ở dạng phương trình sai
phân có dạng:
a0 xk  a1xk 1  .....  an xk n  b0uk  b1uk 1  ....  bmuk m (3.1)
Tuy nhiên để đơn giản, bộ điều khiển thường được để trong miền ảnh Z có dạng:
b0  b1 z 1  ....  bn z  n (3.2)
X ( z)  U (Z )
a0  a1 z 1  ....  am z  m
Thông thường có ba cách triển khai cấu điều khiển sang dạng thức mà ta có thể lập
trình được trên vi xử lý đó là: triển khai trực tiếp, triển khai mô hình ghép tầng và triển
khai mô hình song song. Trong phương pháp triển khai trực tiếp là ta đưa cấu trúc điều
khiển về dạng phương trình sai phân duy nhất để đưa nạp vào vi xử lý, thông thường
phương pháp này chỉ phù hợp cấu trúc điều khiển đơn giản gồm một bộ điều khiển. Với
cấu trúc điều khiển gồm nhiều bộ điều khiển mà điển hình là cấu trúc cascade, ta thường
sử dụng phương pháp triển khai mô hình ghép tầng, trong đó các bộ điều khiển được gián
đoạn một cách độc lập và sau đó ghép tầng lại với nhau. Trong cấu trúc chỉnh lưu tích
cực, ta thực hiện phương pháp này với bộ điều khiển điện áp tụ và bộ điều khiển dòng
điện. Tương tự như vậy ta có phương pháp triển khai mô hình song song trong việc gián
đoạn cấu trúc điều khiển có sự tham gia đồng thời của nhiều bộ điều khiển. Trong cấu
trúc điều khiển chỉnh lưu tích cực ta thực hiện phương pháp này với bộ điều khiển dòng
trên trục d, q và bộ PLL.
47
Để gián đoạn phương trình vi tích phân, thường sử dụng công thức sấp sỉ theo
phương pháp Forward Euler và Backward Euler
e e
k
k
Uk Uk+1 Uk+2 Uk+3 Uk+4 Uk Uk+1 Uk+2 Uk+3 Uk+4
Hình 3.2: Phương pháp Forward Euler. Hình 3.3: Phương pháp Backward Euler.
1  z 1 1  z 1
Công thức sấp sỉ: s  1 Công thức sấp sỉ: s 
z .Ts Ts
3.2.2. Số hóa tín hiệu, DSP dấu phẩy động và DSP dấu phẩy tĩnh
Như đã trình bày, để tín hiệu có thể sử dụng được trong vi xử lý thì các giá trị
dòng áp sau khi được trích mẫu từ những khoảng thời gian gián đoạn cách đều, cần phải
được mã hóa dưới dạng bit lưu trữ tại các thanh ghi trong vi xử lý. Quá trình mã hóa này
cho biết cách thức làm việc với dữ liệu cũng như loại của vi xử lý. Theo đó các vi xử lý
được phân chia làm hai loại vi xử lý dấu phẩy động và vi xử lý dấu phẩy tĩnh. Vi xử lý
tín hiệu số TMS320F2812 mà ta đang sử dụng thuộc dòng DSP dấu phẩy tĩnh.
Các vi xử lý dấu phẩy động là các chip có khối phần cứng hỗ trợ làm việc với dấu
phẩy động theo tiêu chuẩn IEEE 754 như dòng Pentium của Intel, Texas Intruments
C6000 DSP. Các vi xử lý này có ưu điểm nổi bật là khả năng biểu diễn và tính toán với
số liệu trong dải rộng, tuy nhiên chúng không có tác dụng rõ rệt đối với các bài toán điều
khiển và thường rất đắt.
Các vi xử lý dấu phẩy tĩnh là các chip có khối phần cứng hỗ trợ làm việc với kiểu
số nguyên, đối với các DSP còn được hỗ trợ thêm khối nhân chuyên dụng làm việc với
dữ liệu dấu phẩy tĩnh. So với các vi xử lý dấu phẩy động, vi xử lý dấu phẩy tĩnh có giá
thành thấp hơn do yêu cầu số lượng chân On-chip ít hơn và sử dụng lượng silicon ít hơn.
Hầu hết các vi xử lý sử dụng trong điều khiển hiện nay là các vi xử lý dấu phẩy tĩnh ví dụ
như Motorola HC68x, Tesxas Intruments TMS430, TMS320C5000, C2000…
Sau đây ta sẽ tìm hiểu tổng quan hai kiểu biểu diễn số thực bằng dấu phấy động và dấu
phẩy tĩnh:
48
a) Biểu diễn số thực dấu phẩy động
Một số thực 32 bit biểu diễn dưới dạng dấu phẩy động có cấu trúc như sau:
31 30 8 bit số mũ 23 22 23 bit định trị 0
s e e e e e e e e f f f f f f f f f f f f f f f f f f f f f f f
Hình 3.4: Biểu diễn số thực 32 bit dấu phẩy động theo chuẩn IEEE 754.
Cấu trúc dữ liệu biểu diễn dưới dạng dấu phẩy động gồm ba phần:
Phần dấu S (Sign):
Bit 31 quy định dấu của số liệu: S = 1 với số thực âm, S = 0 số với số thực dương
Phần mũ E (Exponent):
Gồm 8 bit từ bit 23 tới bit 30, với số bit sử dụng k = 8, các bit này biểu diễn các giá trị
không dấu từ 0 đến 2k 1 tức trong khoảng (0, 255). Chuẩn số thực quy định giá trị biểu
diễn số mũ được tính bằng: e = E – OFFSET. Với OFFSET = 2k 1 1 =127, được gọi là độ
dịch của số mũ (exponent bias). Miền giá trị biểu diễn số mũ lúc này sẽ nằm trong
khoảng từ (2k1 1) đến (2k1  2) tức (-127, 126).
Phần định trị M (Mantissa) :
Gồm 23 bit cuối, từ bit 0 tới bit 22. Dùng để biểu diễn phần thập phân theo công thức:
23
(3.3)
M  1.20  m1.21  m2 .22  ....  m23 .223  1   mi .2i
i 1
Thành phần m0  1 không được biểu diễn trực tiếp, mà ngầm định nên còn được
gọi là bit ẩn. giá trị biểu diễn của phần thần thập phân sẽ nằm trong khoảng 1≤M<2.
Theo cách biểu diễn như trên, một số thực Z sẽ được tính bằng:
Z  (1)S .M .2E OFFSET (3.4)
Ví dụ: một số thực dấu phẩy động được lưu trữ: 0x3FE00000
31 30 8 bit số mũ 23 22 23 bit định trị 0
0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Hình 3.5: Biểu diễn số thực dấu phẩy động 0x3FE00000.
Ta có:
S = 0.
E = 0111 1111 = 127.
49
M = 1100…0 = 1 + 0,5 + 0,25 = 1,75.
Giá trị số thực ở dạng thập phân: Z  (1)0 .1,75.2127127  1,75
Từ những trình bày ở trên ta thấy rằng điểm nổi bật của phương pháp này là sử
dụng 8 bit để biểu diễn số mũ, dấu của E sẽ quyết định dấu phẩy dịch sang trái (E>0) hay
sang phải (E<0) độ lớn của E sẽ quyết định dấu phẩy dịch đi bao nhiêu vị trí. Do đó
phương pháp này có tên là dấu phẩy động, với kỹ thuật này sẽ cho ta khả năng biểu diễn
số thực trong một dải rộng lớn (khoảng ± 2127 ). Tuy nhiên điều đó sẽ dẫ đến, độ phân dải
trên toàn miền sẽ là không đồng đều, độ phân giải cao đối với các số có giá trị tuyệt đối
nhỏ và thấp đối với những số có giá trị tuyệt đối lớn.
b) Biểu diễn số thực dấu phẩy tĩnh
Một số thực 32 bit biểu diễn dưới dạng dấu phẩy tĩnh IxQy (ví dụ I8Q24) có cấu trúc như
sau:
31 Phần nguyên x =8bit 24 23 Bit biểu diễn phần thập phân y= 24 bit 0
s i i i i i i i f f f f f f f f f f f f f f f f f f f f f f f f
Hình 3.5: Biểu diễn số thực 32 bit dấu phẩy tĩnh.

Số thực dấu phẩy tĩnh có định dạng giống như số nguyên, nhưng ở mức độ tổng
quát hơn với thành phần biểu diễn thập phân được mã hóa phía sau dấu phẩy “ảo”. Với số
nguyên thành phần thập phân bằng không và dấu phẩy “ảo” nằm ở vị trí bit 0 là trường
hợp đặc biệt của số thực dấu phẩy tĩnh.
Cấu trúc số thực dấu phẩy tĩnh được chia làm hai nửa thông qua vị trí dấu phẩy
quy ước. qua đó thành phần phía trước dấu phẩy được biểu diễn như số nguyên thông
thường, với bit có trọng số cao nhất quy ước dấu (s=0 với số nguyên dương, s=1 với số
âm mã bù hai), và các bit còn lại lưu trữ theo mã nhị phân:
I  s.2x  ix1 2x 1  ix2 2x 2  ....  i0 20 (với x tăng theo chiều từ dấu phẩy về phía trước)(3.5)
Thành phần sau dấu phẩy biểu diễn phần thập phân:
Q  q1 21  q2 .22  ....  qy 2 y (với y tăng theo chiều từ dấu phẩy về phía sau) (3.6)
Giá trị biểu diễn bởi số thực dấu phẩy tĩnh được tính bằng: Z=I+Q. (3.7)
Ví dụ: một số thực dấu phẩy tĩnh được lưu trữ: 0x3FE00000
50
3 Phần nguyên x 2 2 Bit biểu diễn phần thập phân y= 24 bit 0

1 4 3
= 8bit
0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0
Hình 3.6: Biểu diễn số thực dấu phẩy tĩnh 0x3FE00000.

Ta có:
Phần nguyên: I = 0011 1111 = 63
Phần thập phân: Q = 111…0 = 0,5 + 0,25 +0,125 = 0.875
Giá trị số thực ở dạng thập phân: Z = I+Q =63,875
Với định dạng giống với số nguyên cho phép ta sử dụng lại các hàm logic tính
toán với số nguyên áp dụng trên số thực dấu phẩy tĩnh một cách chính xác. Do đó quá
trình tính toán trở nên rất đơn giản. Đây là một ưu điểm rất lớn của phương pháp mã hóa
số thực theo kiểu dấu phẩy tĩnh. Tuy nhiên, do phải chia sẻ bớt ô nhớ cho phần thập phân
nên dải biểu diễn của số thực dấu phẩy tĩnh là rất hẹp.
Bảng 3.1: Độ phân dải và miền biểu diễn của các định dạng số thực.
Dạng biểu Giá trị dương Giá trị dương Giá trị âm lớn Giá trị âm Độ phân giải
diễn lớn nhất nhỏ nhất nhất nhỏ nhất cao nhất
24 24
I8Q24  27 0 2 27 2 (const )
Float 32  2127 2127 2127  2127 2127 (max)
Từ bảng trên ta thấy rằng phương pháp biểu diễn số phảy tĩnh hạn chế hơn số phẩy
động rất nhiều về giải biểu diễn. Do đó trong quá trình xử lý tín hiệu có sử dụng số phẩy
tĩnh, để chánh tràn số (chủ yếu với phép nhân ) ta phải thường xuyên thực hiện giới hạn
độ lớn của số IQ trong một dải cho phép, bằng cách tham chiếu giá trị này với một hằng
số max nào đó. Công việc này được gọi là chuẩn hóa tín hiệu, đây là thao tác đặc thù
trong quá trình làm việc với DSP dấu phẩy tĩnh, ta sẽ áp dụng vào việc lập trình bộ điều
khiển trong phần sau.
Từ bảng trên ta cũng thấy rằng, độ phân giải của phép biểu diễn số thực dấu phẩy
tĩnh cũng thua kém so với phép biểu diễn bằng dấu phẩy động. Tuy nhiên, độ phân giải
của dấu phẩy động là không đồng đều và chỉ chính sác đối với các số liệu có giá trị tuyệt
đôi nhỏ. Do đó rất khó để kiểm soát sai số. Khác với phép biểu diễn số thực dấu phẩy
tĩnh, tuy độ phân giả thấp hơn nhưng phân bố đều trong toàn miền biểu diễn, dẫn đến dễ
dàng trong kiểm soát sai số .
51
 
Floating Point
 
Fix Point
Hình 3.7: Phân bố độ phân giải các dạng biểu diễn.

Đối với các hệ thống điều khiển, ta luông biết được điểm làm việc ổn định của hệ
thống, hơn nữa độ lớn của tín hiệu cũng không thể có giá trị quả lớn do bị giới hạn bởi
giải đo, và khả năng đáp ứng của cơ cấu chấp hành. Do đó, yêu cầu làm việc với số liệu
biến thiên trong giải rộng là không cần thiết. Đồng thời, ta cũng không cần số liệu tính
toán phải quá chính xác, do hệ thống đo lường trong thực tế luôn kèm theo nhiễu tần số
cao, độ phân giải lớn có thể sẽ gây khó khăn cho bộ điều khiển bởi yêu cầu kháng nhiễu.
Trong khi đó, với ưu điểm ở tính đơn giản trong biểu diễn và tính toán, tiết kiệm về chi
phí trong đầu tư ban đầu, cho thấy sử dụng DSP dấu phẩy tĩnh là phù hợp hơn đối với
việc thực thi các cấu trúc điều khiển. Tuy nhiên, khi làm việc với vi xử lý loại này, ta
phải thực hiện thêm tao tác chuẩn hóa dữ liệu để chánh nguy cơ tràn trong tính toán và
đồng thời công việc cũng cho phép ta kiểm soát hoạt động của hệ thống trong thời gian
quá độ khi tín hiệu dao động với biên độ lớn.
3.2.3 Thiết kế hệ thống sử dụng máy tính, khai thác công cụ Matlab/Target Support
Packed TC2
Trong quá trình thiết kế bộ điều khiển, ta luôn phải thử nghiệm đáp ứng của hệ
thống khi áp dụng với đối tượng điều khiển. Quá trình thử nghiệm này nhằm mục đích
tìm kiếm những thông số bộ điều khiển cho kết quả tối ưu nhất. Với mỗi môi trường phát
triển ta có một số phương pháp sau:
a) Mô phỏng offline
Thời gian mô hình ≠ thời gian thực
w
Mô hình u Mô hình x
Offline Offline
Đối tượng
Hệ điều khiển
điều khiển
Hình 3.8: Mô phỏng Offline.
52
Trong hệ thống phát triển này, phần cứng nhúng đích và đối tượng điều khiển
đều là những mô hình chạy trên PC. Đây là quá trình mô phỏng hệ thống hoàn toàn thực
hiện trên PC []. Thông thường mô hình bộ điều khiển ta mô hình hóa với công cụ
Matlap/Simulink còn đối tượng điều khiển ta sử dụng thư viện
Matlab/SimPowerSystems, với số liệu tính toán để mặc định ở dạng double. Đây phương
pháp thử nghiệm khá kinh điển đã được sử dụng phổ biến và cho kết quả tương đối chính
xác đặc biệt với các hệ thống điều khiển tượng tự.
Hình 3.9: Thư viện simulink và SimPowerSystems.

b) Mô phỏng sử dụng hệ thống phát triển (software in the loop)
Như trên đã trình bày, khi cấu trúc điều khiển được đưa vào vi xử lý với tín hiệu
sử dụng được gián đoạn hóa về mặt thời gian và lượng tử hóa về mặt giá trị. Dẫn đến gia
tăng sai số đối với mô hình được thiết kế trên miền liên tục. Do đó, để hỗ trợ cho phương
pháp thử nghiệm offline, các hãng sản suất vi sử lý đã đưa ra mô hình nền phần cứng
nhúng được mô phỏng trên PC cho đáp ứng hành vi giống với vi mạch cứng thực [].
Thời gian mô hình ≠ thời gian thực
w
Mô phỏng vi u Mô hình x
mạch Offline
Đối tượng
điều khiển
Hình 3.10: Mô phỏng Software in the Loop.

Để hỗ trợ việc thiết kế trên vi xử lý tín hiệu số dấu phẩy tĩnh dòng C2000, hãng
Texas Intruments cung cấp Toolbox Target Support Packed TC2 được tích hợp bên trong
phần mềm tính toán MatLab. Toolbox này cung cấp thư viện “C28x IQmath Library” với
các hàm tính toán chuyên dụng trên dấu phẩy tĩnh 32 bit của dòng DSP C28x. Các hàm
tính toán này bao gồm các phép tính số học như nhân _IQmpy(x,y), chia _IQdiv(x,y),
khai căn _IQsqrt()…được mô phỏng với các khối IQNmpy, IQNdiv,IQNsqrt….Các phép
chuyển đổi kiểu _IQNtoIQ(),_IQtoIQN…được mô phỏng bởi khối IQNtoIQX. Các hàm
lượng giác tính sin, cos, arctang như _IQsin(),_IQcos(),_IQatan() được mô phỏng bởi
53
khối IQNtrig,IQNatan2. Ngoài ra Matlab/Target Support Packed TC2 còn hỗ trợ việc
thiết kế cấu trúc điều khiển truyền động bằng thư viện “C28x DMC Library” với các khôi
chuyển trục tọa độ Park, Clarke, khối điều khiển PID, khối điều chế vector không gian
SVGenDQ.
Hình 3.11: Target Support Packed TC2 với thư viện IQmath và DMC.
Với sự hỗ trợ của các thư viện này, ta đã có mô hình phần cứng nhúng khá chính
xác với dòng DSP C28x nhờ tính năng mô phỏng quá trình tính toán bên trong vi xử lý
trên PC. Do vậy, kết quả thu được qua thao tác chạy thử nghiệm sẽ bám sát với đáp ứng
hệ thống, đồng thời qua quá trình này ta cũng kiểm soát được những hiện tượng có thể
xảy ra bên trong DSP do quá trình chuẩn hóa dữ liệu đem lại, và ta cũng có khả năng
quan sát các hiện tượng diễn ra với hệ điều khiển khi có sự tham ra của hoạt động trích
mẫu.
Tuy nhiên do đối tượng điều khiển và bộ điều khiển chỉ là những mô hình chạy
trên PC nên thời gian mô phỏng khác với thời gian thực tế của hệ thống.Để tăng cường
độ chính xác, ta có phương pháp mô phỏng thời gian thực.
c) Mô phỏng thời gian thực (Hardware in the Loop)
Với phương pháp này, bộ điều khiển chạy trên nền phần cứng đích thực nhưng đối
tượng thì chỉ là mô hình thời gian thực không phải là đối tượng thực.
54
Thời gian mô hình = thời gian thực

w
u Mô hình thời x
Vi mạch thực
gian thực
Đối tượng
điều khiển
Hình 3.12: Mô phỏng Hardware in the Hình 3.13: Phương thức liên kết MatLab và TI
Loop. DSP.
Để thực hiện tính năng này, Toolbox Target Support Packed TC2 hỗ trợ tạo mã
lệnh (C/ASM) nạp vào DSP thông qua chương trình Code Composer Studio, có thể chạy
chương trình và debug. Cấu hình phần cứng trên vi xử lý được thực hiện thông qua thư
viện: “C281x DSP Chip Support Library”
Simulation of FOC Using PMSM Model

Note: This demo requires SimPowerSystems TM
Plant Model Input Parameters

Discrete,
Signal 1
Ts = 5e-005 s.
-K- pow ergui
<Rotor angle thetam (rad)> External torque
Gain2 Tm Out1 simulation signal
<Stator current is_a (A)> A Conn1

Ia is_a m In1 -K-
B Conn2
<Stator current is_b (A)>

Gain
Ib is_b
C Conn3
Permanent Magnet Subsystem2 150
Synchronous Machine
Knob speed demand Speed Demand
(RPM)
Motor Output scaling
Embedded Controller Feedback
Actual/Desired speed
Speed vs
External Torque
position position Sim out
QEP QEP
QEP_sim C281x
ia ia W1 W1
QEP_latch QEP_latch ib ib W2 W2
knob knob iQ_desired W3 W3 PWM
ADC_sim Torque demand PWM
ADC ADC C28x PWM
speed speed Generating Space Duty cycles
Scaling speed controller Vectors

Inputs
Speed Controller
Edit
Info
C opyright 2006-2009 The MathWorks, Inc. Param eters
F2812 eZdsp
Hình 3.14: Thư viện: “C281x DSP

Hình 3.15: Mô phỏng “Hardware in the Loop” hệ điều
Chip Support Library”.
khiển FOC.
3.2.4 Kết luận
Qua mục này, ta đã thấy được một số bước sẽ phải tiếp tục thực hiện trong quá
trình triển khai hệ thống điều khiển. Như lựa chọn thiết bị điều khiển, thực hiện gián đoạn
bộ điều chỉnh, số hóa tín hiệu, với DSP dấu phẩy tĩnh ta phải chú ý thêm đến khâu chuẩn
hóa thông số bộ điều khiển nữa. Tất cả những thao tác này sẽ được trình bày chi tiết ở
phần sau. Đồng thời, ta cũng đã khảo sát một số phương án thiết kế hệ thống điều khiển
có sự hỗ trợ của máy tính. Trong khuôn khổ của đồ án, em xin trình bày về ứng dụng
55
phương pháp mô phỏng “Software in the Loop” trong việc khảo sát hệ thống, sử dụng
Toolbox Matlab/Target Support Packed TC2.
3.3. Triển khai cấu trúc điều khiển VOC trên vi xử lý TMS320F2812
Sau khi lựa chọn thiết bị phần cứng thực thi bộ điều khiển là vi xử lý tín hiệu số
TMS320F2812 thuộc dòng vi xử lý dấu phẩy tĩnh C28x của hãng Texas Intruments. Ta
thực hiện gián đoạn cấu trúc điều khiển bằng cách thực hiện gián đoạn từng bộ phận của
cấu trúc như đã trình bày trong mục trước. Đồng thời trong phần này ta cũng sẽ chuẩn
hóa lại thông số của từng bộ điều khiển và kiểm nghiệm trực tiếp bằng công cụ
Matlab/Target Support Packed TC2. Các thao tác này được trình bày lần lượt với các
khối: điều chế vector không gian, vòng khóa pha, bộ điều chỉnh dòng điện và bộ điều
chỉnh điện áp tụ.
3.3.1. Triển khai khối điều chế vector không gian trên vi xử lý TMS320F2812
Về nguyên lý tạo ra vector điện áp ba pha từ nguồn áp một chiều của khối điều chế
vector không gian, các công thức tính toán và bảng giá trị thời gian phát xung đã được ta
xây dựng ở chương hai. Đồng thời trong chương này, ta cũng đã xem xét tới giới hạn
điều chế của khối SVM. Bây giờ ta sẽ tiếp tục xử lý các thông số trong công thức tính
toán để có thể triển khai được trên DSP cũng như khả năng đáp ứng của khối điều chế
vector không gian khi xảy ra quá tải điện áp đặt.
a) Chuẩn hóa điện áp đầu vào khối SVM
Nhằm đảm bảo khả năng biểu diễn của DSP dấu phẩy tĩnh, giá trị điện áp đặt được sử
dụng trong thuật toán điều chế vector không gian như trình bày ở chương trước, cần được
chuẩn hóa theo giá trị cực đại có thể điều chế của điện áp ra: Udc / 3 . Tuy nhiên, thông
số điện áp đặt đầu vào bộ SVM được tính toán bởi bộ điều khiển dòng điện, thường được
chuẩn hóa theo giá trị lớn nhất của dải đo, điều đó dẫn đến ta phải xử lý lại thông số điện
áp điều chế trước khi vào bộ SVM. Cụ thể
*
udc
Thông số điện áp tụ( pu): udc  ( 3.8)
udc max
56
 u*

  u
u
Thông số điện áp điều chế (pu):  max
*
(3.9)
u  u
  u
 max
* * *
Các đại lượng mang dấu sao u , u , udc là các giá trị thực
Các đại lượng u , u , udc là những đơn vị tương đối, được chuẩn hóa theo giá trị
lớn nhất của dải đo
Chuẩn hóa các đại lượng điện áp đầu vào như sau:
 u* u u . 3
 s
u    .( max )

*
udc / 3 udc udc max (3.10)
 *
u  u  u .( umax . 3 )
 s u* / 3 u udc max
 dc dc
Các thông số us , us là những đơn vị tương đối, chuẩn hóa theo giá trị Udc / 3 sử
dụng trong thuật toán điều chế vector không gian.
Như vậy, giá trị điện áp đặt trên hai trục αβ trước khi đưa vào khối điều chế SVM
umax . 3
cần phải được nhân thêm hệ số để đảm bảo độ chính xác của điện áp điều chế.
udc max
b, Xử lý bão hòa vector điện áp điều chế


u3 u2
us

us
us'

us '
u4 u0 u7
u1

us'  us
u5 u6
Hình 3.16 : Xử lý bão hòa vector điện áp điều chế.
Khi us vượt ra ngoài đường tròn nội tiếp lục giác đều, tức giá trị biên dộ tương đối
us >1. Lúc đó quỹ đạo vector điện áp đặt sẽ vượt ra ngoài khả năng điều chế của bộ
57
nghịch lưu, hiện tượng này thường diễn ra trong các quá trình quá độ, khi bộ điều khiển
dòng yêu cầu 1 giá trị điện áp quá lớn. Do đó để hệ thống hoạt động ổn định ta phải giới
hạn vector điện áp đặt trong khả năng điều chế của bộ nghịch lưu trước khi đưa vào bộ
điều chế vector không gian.
Ý tưởng của khâu xử lý bão hòa là sử dụng phương pháp đồng dạng như trên hình
3.16. Trong đó vector us là vector trước khi xử lý bão hòa có us >1 , us' là vector sau khi
xử lý bão hòa có us' =1. Cụ thể:
us 2  us 2 (3.11)

us us us
  
us'  us'  1 1
Khi us >1, vector us được giới hạn như sau:
 ' us (3.12)

us 
 us 2  us 2

u '  us 
 s
us 2  us 2

c, Mô phỏng bộ điều chế vector không gian với Matlab/Target package TC2
Sau khi xây dựng công thức tính toán, thực hiện chuẩn hóa tín hiệu ta thực hiện
mô phỏng khối điều chế vector không gian sử dụng Matlab/Target package TC2 với các
số liệu để ở dạng số phẩy tĩnh 32 bit, và các hàm tính toán được hỗ trợ cho dòng DSP
C28x của TI.
+Mô phỏng quá trình phát xung của vi xử lý TMS320F2812
Vi xử lý TMS320F2812 được cài đặt để phát xung với tần số f s  5kHz , với tần số
xung vào HSPCLK=150MHz. Do đó, giá trị đếm của Timer trong chế độ đếm lên xuống
HSPCLK
sẽ bằng PERIODMAX   1500 . Bộ Timer1 được mô phỏng bằng khối
2. f s
Repeating Sequence với chu kỳ xung tam giác Ts  1/ f s  0.2ms và đỉnh xung bằng 1500
lưu ở định dạng số nguyên int32. Trong khi đó thời gian mở van được lưu dưới dạng số
phẩy tĩnh IQ32 do đó để đưa vào khối phát xung ta thực hiện chuyển đổi kiểu thông qua
khối convert như trên hình 3.17.
58
Repeating
Sequence
q-
<= In1
q+
Relational
Subsystem
Operator
Sampling q-
1 <>
<= In1
Ur Puse 1 In1 Out1 In1 Out1
q+
z <> 1
Ur <> Relational
Subsystem1 Puse
Convert Data Triggered Operator1
Subsystem
Campare
q-
<= In1
q+
Relational
Subsystem2
Operator2
Hình 3.17: Khối mô phỏng quá trình phát xung của vi xử lý TMS320F2812
Khối thực thi thuật toán điều chế vector không gian được mô phỏng với tần số
trích mẫu 0.2ms. Trong khi khối phát xung với bộ Repeating Sequence được mô phỏng
với tần số đếm 1μs, do đó cần có thêm khối 1/z để thực hiện thay đổi tần số từ thấp lên
cao. Cơ chế phát xung đối xứng được mô phỏng qua khối Triggered Subsystem.
+ Mô phỏng quá trình chuẩn hóa và xử lý bão hòa điện áp đặt
Alpha Ualpha
A IQmath IQmath
Ualpha
Ualpha_N 1 Y A Y 1
BIQNmpy IQNsqrt
Beta UBeta Us Modul
IQN x IQN Add Square Root IQN
Ubeta Modul_Caculator
SV_saturator
Ubeta_N
Udc
IQmath
A
SV_Normalizator Y
B
IQNdiv
1 umax . 3
Ualpha A IQmath SV_Coeffic=( )
2 B IQNdiv
Y udc max Alpha Ualpha
1
Ubeta Ualpha_N 1
Us Modul
IQmath 1 2 2
3 A
Y Beta UBeta
Udc B 2 Switch
IQNmpy Modul_Caculator
IQN x IQN Ubeta_N
SV_Coeffic
SV_Coeffic
SV_saturator
Hình 3.18:Khối chuẩn hóa điện áp đặt Hình 3.19:Khối xử lý bão hòa
Khối chuẩn hóa và xử lý bão hòa điện áp đặt được mô phỏng theo công thức tính
toán ở phẫn trước với các khối hàm tính toán dấu phảy tĩnh 32 bit của dòng vi xử lý tín
hiệu số C28x
+ Mô phỏng thuật toán điều chế vector không gian
59
Constant2
PeriodMax
Ualpha 1 Ualpha
Ualpha_N
Ualpha
Alpha Ualpha Alpha TaTbTc 1
Ubeta TaTbTc 2 Ubeta TaTbTc
Ubeta
Beta UBeta Beta
Ubeta_N
Udc 3 Udc
SV_saturator Duty_Caculator
Udc
Dutycycle_Gen
SV_Normalizator
Scope
Hình 3.20: Khối thực hiện thuật toán điều chế vector không gian.
Toàn bộ cấu trúc khâu điều chế vector không gian, với bộ tiền xử lý điện áp đặt.
Khâu tính toán thời điểm phát xung với các bộ xác định sector, tính toán thời gian dẫn,
thời gian đóng cắt van được mô phỏng theo công thức và bảng giá trị ở chương hai.
Anpha
Sector
Beta
Uint32
Sector Selector
1 PeriodMax
TaTbTc
PeriodMax CBA
Sector1
PeriodMax
TaTbTc
In2
1 Sector2
Constant2 2
1
Alpha PeriodMax
PeriodMax TaTbTc TaTbTc
In2
Sector3
Alpha TaTbTc
3 Beta
1 PeriodMax
TaTbTc In2
TaTbTc
Sector4
Beta
PeriodMax
Duty_Caculator TaTbTc
In2
Sector5
Multiport
Switch
PeriodMax
TaTbTc
In2
Sector6
Anpha
cba
Beta
cba
Hình 3.21 : Khối tính toán tỷ số điều chế vector biên.
60
>= 0 Convert
X Convert to IQ24
1 Anpha
Y >= 0 Convert A IQmath
Anpha Y 1
2 Beta
Z BIQNmpy
Convert to IQ24 1 Uint32 Sector
Anpha Beta XYZ
Sector
>= 0 Convert A IQmath Add
Beta
Y
Convert to IQ24 2 BIQNmpy
Sector Selector
2
Scope
4
Hình 3.22: Khối xác định sector chứa vector cần điều chế.
-1*sqrt(3)/2 A IQmath
Y
BIQNmpy
1 IQN x IQN
Anpha
Anpha A IQmath
cba Y Add
Beta sqrt(3)/2 BIQNmpy
IQN x IQN1
cba 1
cba
1/2 A IQmath Add1
Y
BIQNmpy
IQN x IQN2
2
Beta
Hình 3.23:Khối xác định khoảng thời gian điều chế các vector biên.
1 Period taon
PeriodMax
PeriodMax C
TaTbTc t1 tbon
CBA <signal1>
2 1
Sector1
CBA <signal2> B TaTbTc
t2 tcon
Ton_Canculation
1/2
A IQmath
1 BIQNmpyY
Period
A IQmath
BIQNmpyY 1
taon
A IQmath Subtract
BIQNmpyY
2 2
t1 tbon
Add
3 3
t2 tcon
Add1
Ton_Canculation
Hình 3.24: Khối xác định thời gian chuyển mạch trên mỗi van bán dẫn tại sector1.
Kết quả mô phỏng với cấu trúc nghịch lưu vòng hở
61
Chu kỳ 20ms [Ia]

Umax/Uc
điện áp Step Scope1

Ide al Switch
[Ib] [Al] A IQmath
Y Vm
điều chế
Theta powe rgui B IQNmpy
[Ic] Is [Be]
Ram IQN x IQN
Chu kỳ 0.2ms U/Umax D

Alpha In1
[Ua]
[Ua]
Clarke_Uab1
băm xung
Anpha
0 Q [Ub]
[Ub] B 1/Uc Voltage
50/fs f
Beta In2 TaTbTc Ur Puse [Uc] Is1
Beta
[Uc] C
Referent frequency
Điện áp tụ
AlBe_Gen
50V Udc/Udcmax Udc
Campare1 [Ia]
Udcmax/2 + v
Dutycycle_Gen1 [Ib] -
Scope2
[Al] g [Ic]
Umax 50V [Be] +

A + -i
A A
B + -i B B
60V -
C C
Udcmax 100V C + -i
Three-Phase
Series RLC Branch
R 0.5 Ω + v
-
[Ua]
+ v [Ub]
-
L 3 mH + v
-
[Uc]
C 470μF
Hình 3.25: Cấu trúc nghịch lưu vòng hở.
Để kiểm nghiệm khả năng làm việc của thuật toán điều chế vector không gian
trước khi lập trình trên vi xử lý và đưa vào cấu trúc điều khiển chỉnh lưu tích cực. Ta thực
hiện kiểm nghiệm trên mô hình nghịch lưu vòng hở.
Voltage on D axis (Pu)
0.9
0.8
0.7
0.6
0.5
0.4
0.3
0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.2
Ta,Tb and Tc(Pu)
0.8
0.6
0.4
0.2
0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.2
Grid Curent on three phase
40
30
20
10
-10
-20
-30
-40
0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.2
Hình 3.26: Điện áp đặt trên trục d, thời điểm xuất xung và đáp ứng dòng điện của của bộ SVM.
Trên hình 3.26 ta thấy bộ điều chế vector không gian, sau khi được chuẩn hóa và
tính toán trên miền số thực dấu phẩy tĩnh cho kết quả đúng như nguyên lý với dòng điện
62
ba pha điều chế có dạng sin. Tại thời điểm 0.05s, ta bắt đầu tăng điện áp đặt đưa vào bộ
điều chế, lúc này bề rộng Ta,Tb,Tc và đáp ứng dòng điện cũng tăng lên. Đến thời điểm
0.12s giá trị điện áp đặt trên trục d bằng 0,69(pu) tương ứng 34,5V tức Udc / 3 , thì bề
rộng TaTbTc đạt giá trị cực đại (khoảng 0-1) và giữ cố định tại trạng thái này. Đáp ứng
dòng điện cũng ổn định tại giá trị biên độ 30A, và giữ được dạng sin. Ta thấy lúc này, bộ
điều chế vector không gian đã đi vào trạng thái bão hòa, mặc dù điện áp đặt tiếp tục tăng
lên nhưng vector điện áp điều chế ra vẫn không vượt ra đường tròn nội tiếp hình lục giác
đều, giữ cho dòng điện đáp ứng luôn có dạng sin.
3.3.2. Triển khai khối vòng khóa pha trên vi xử lý TMS320F2812
Ở chương trước, ta đã phân tích cấu trúc và thiết kế bộ điều khiển vòng khóa pha
trong miền liên tục. Đồng thời ta cũng đã khảo sát đáp ứng của bộ PLL trong hai trường
hợp: lưới lý tưởng và có các thành phần hài. Sang chương này, ta sẽ thực hiện gián đoạn
cấu trúc vòng khóa pha và chuẩn hóa lại các thông số tính toán để có thể triển khai được
trên vi xử lý TMS320F2812 . Cuối cùng ta sẽ kiểm nghiệm lại hoạt động của bộ PLL sau
khi đã hoàn thiện các thao tác trên với công cụ Matlab/Target Support Packed TC2.
a) Gián đoạn bộ điều khiển Kp u ps

us ys

 ys  u ps  uis Ki uis
 s
Phương trình bộ điều khiển PI: u ps  k p .us (3.13)
 Hình 3.27 : Cấu trúc bộ PI trong
uis  ki .us miền liên tục.
 s
1  z 1
Thực hiện gián đoạn theo công thức Backward Euler: s  ta được phương
Ts
trình sai phân bộ điều khiển như sau:
u p (k )  k p .u (k ) (3.14)

ui (k )  ui (k  1)  ki .Ts .u (k )
 y (k )  u (k )  u (k )
 p i
s
Tương tự như trên ta thực hiện gián đoạn khâu tích phân tấn số góc:  s 
s
63
 (k )   (k 1)  Ts .(k )
(3.15)
c) Chuẩn hóa khối PLL
Ta đã biết đại lượng đầu vào bộ PLL - điện áp ( uq ) và đại lượng đầu ra bộ PLL -
góc pha(θ) đều là các đại lượng tương đối, nhằm đảm bảo khả năng biểu diễn của các
thanh ghi 32bit của dòng vi xử lý dấu phẩy tĩnh . Theo đó các giá trị điện áp và góc pha
tính toán đều được chuẩn hóa tương ứng theo giá trị cực đại của điện áp( Umax ) và góc
pha(2π). Từ đây ta thấy sẽ phải hiệu chỉnh lại 1 số thông số bộ PLL do đảm bảo tính chân
thực của thuất toán.
Phương trình sai phân bộ PLL viết theo các đại lượng tuyệt đối:
u*p (k )  k *p .uq* (k )
 *
ui (k )  ui (k  1)  ki .Ts .uq (k )
* * *
 * (3.16)
 (k )  u p (k )  ui (k )   ref
* * *
 *
 (k )   (k  1)  Ts . (k )
* *
 uq*
uq 
 U max
Với các giá trị đưa vào vi xử lý:  (3.17)
 *
 
2.
(các đại lượng mang dấu (*) mang ý nghĩa là các giá trị tuyệt đối)
Hệ phương trình sai phân trở thành:
u*p (k )  k *p .uq (k ).U max

 *
ui (k )  ui (k  1)  ki .Ts .uq (k ).U max
* *
 * (3.18)
 (k )  u p (k )  ui (k )   ref
* * *

 (k ).2   (k  1).2  Ts . (k )
*
Các giá trị sai phân tính toán trong vi xử lý:
64
 u*p
 pu 
 U max
 ui*
ui 
 U max (3.19)
 *
ref  ref
 U max
Hệ phương trình trở thành:
u p (k )  k *p .uq (k ) (3.20)
u p (k ).U max  k .uq (k ).U max
* 
ui (k )  ui (k  1)  ki .Ts .uq (k )
p *

ui (k ).U max  ui (k  1).U max  ki .Ts .uq (k ).U max
*  *
 *    (k )  u (k )  u (k )  
 (k )  u p (k ).U max  ui (k ).U max  ref .U max  U max
p i ref
 
 (k ).2   (k  1).2  Ts . (k )  (k )   (k  1)  T .  (k )
* *
 s
2
Từ đây ta thấy rằng giá trị tần số góc hệ thống ω, trước khi đưa vào bộ tích phân
 *
U max  '  U
cần phải chuẩn hóa lại một lượng như sau:  max (3.21)
2    '. U max
 2
Phương trình sai phân được viết lại với các đại lượng đã được chuẩn hóa:
u p (k )  k *p .uq (k )

ui (k )  ui (k  1)  ki .Ts .uq (k )
*
 (3.22)
 '  u p (k )  ui (k )  ref
 (k )   (k  1)  T .
 s
Các thông số bộ điều khiển k p , ki không cần chuẩn hóa lại.
c) Mô phỏng vòng khóa pha với Matlab/Target package TC2
Sau khi hoàn thành gián đoạn và chuẩn hóa cấu trúc PLL, ta kiểm nghiệm lại lần
cuối hoạt động của vòng khóa pha với các phép tính thực hiện trên định dạng số thực dấu
phẩy tĩnh IQ24 bằng sự hỗ trợ của công cụ Matlab/Target package TC2.
+ Mô phỏng thuật toán vòng khóa pha
65
Terminator
Ualpha
1 Alpha DMC Theta
Ds
2 Beta
Ubeta Angle Park Qs Vq Out1 Freq Theta 1
omega/Umax Theta/2pi
Theta1
Park
Transformation PI controller Integrator
Unit Delay
1
z
Hình 3.28 : Thuật toán PLL sử dụng thư viện Target package TC2.
IQmath
Kp A 1
Y <=
Kp B
IQNmpy
IQN x IQN2 omega/Umax_ab
Up
1 Freq
1
Vq Ui Add1 Saturation
omega 1 A IQmath 1
IQmath
Y
A BIQNmpy Add Theta
Y
Ki*Ts B IQN x IQN3
IQNmpy
Umax/(2*pi)*Ts
Ki*Ts IQN x IQN3 Add2
Unit Delay
omega/Umax
1
1 omega ref
z z
Unit Delay2
Hình 3.29: Cấu trúc bộ điều khiển PI. Hình 3.30:Cấu trúc khâu tích phân.
Hình 3.29 thể hiện cấu trúc bộ PI sau khi gián đoạn theo công thức (3.14) do hệ số
tích phân thông thường rất lớn nên được nhân luôn với chu kỳ trích mẫu để có thể lưu trữ
dưới dạng số thực dấu phẩy tĩnh _IQ24, thành phần feedforward được chuẩn hóa lại theo
giá trị max điện áp vào. Hình 3.30 biểu diễn cấu trúc bộ tích phân theo công thức gián
đoạn (3.15) với đại lượng tần số góc đầu vào được chuẩn hóa lại một lượng Umax / 2 .
+ Mô phỏng khâu đo điện áp vào

Zero-Order
Hold
FFF/Uppmax 4095
ADC output convert to bipolar
1 Vy = Vu * 2^4
0000-FFF0 8000-7FF0 uint16
1 ADCIN ADCRESULT -K- ab_bc Qy = Qu << 4 1
ADCIN Convert (SI)
1 Ey = Eu ADCRESULT
ADCIN (SI)
Add3 ADC 12bit Conversion Shift
measurement process XOR 0x8000
Uppmax Conversion to IQ15 Arithmetic1
Uppmax
0x8000
32768
Hình 3.31: Mô phỏng bộ ADC của vi xử lý TMS320F2812.
Quá trình đọc tín hiệu điện áp vào vi xử lý TMS320F2812 diễn ra như sau: giá trị
điện áp trên lưới điện ở dạng lưỡng cực (đối xứng qua tục hoành), qua mạch đo được đưa
về dạng đơn cực và biến đổi tỷ lệ nằm trong dải từ (0 3V). Tín hiệu điện áp đầu ra của
mạch đo được đưa vào bộ ADC của F2812. Đây là bộ ADC có độ phân dải 12bit, giá trị
đọc được lưu trữ tại 12 bit cao trong thanh ghi kết quả 16 bit ADCRESULT.
66
Toàn bộ quá trình đọc tín hiệu điện áp được mô phỏng như trên hình 3.31. Tín
hiệu điện áp được trích mẫu với chu kỳ Ts thông qua khối ‘Zero-Order Hold’ đưa về
dạng đơn cực bằng cách cộng với giá trị max của dải đo. Sau đó, giá trị này được biến đổi
tỷ lệ để biểu diễn dưới dạng số nguyên 12 bit và dịch trái bốn bit để lưu lại theo định
dạng số nguyên 16bit. Qua quá trình này ta đã xử lý được hai vấn đề: thứ nhất ta chuyển
thời gian trích mẫu của tín hiệu trong mô phỏng từ 1μs lên 0.2ms, thứ hai ta thay đổi định
dạng biểu diễn tín hiệu từ dạng số thực dấu phẩy động kiểu Double về dạng số nguyên
16bit Uint16.

0000-FFF0 8000-7FF0 ab_bc
1 ADCIN ADCRESULT Convert
1
ADCIN (SI)
Uab measurement
Uab Ualpha process Ualpha XOR 0x8000 Conversion to IQ15
u_s ADCIN ab_bc IQ15 Theta1
Ubc Ubc Ubeta Ubeta
Measure_Uab Convert to IQ24 Clarke PLL

Scaling1 0x8000
32768
Hình 3.32: Quá trình xử lý tín hiệu sau bộ ADC.
Tín hiệu đọc được từ thanh ghi kết quả ADCRESULT ở dạng đơn cực (trên trục
hoành) biểu diễn dưới dạng số nguyên 16 bit được xử lý về dạng lưỡng cực và lưu trữ
dưới định dạng số thực dấu phẫy tĩnh IQ15. Với 15 bit biểu diễn phần thập phân, giá trị
điện áp đo được lúc này sẽ nằm trong dải (-11). Toàn bộ quá trình xử lý này được mô
phỏng như trên hình 3.32.
Kết quả mô phỏng vòng khóa pha
Ideal Grid Voltage
Scope2
Scope3
a Ua
Uab IQmath
ADCIN_ab ab IQ15 Uab Uab Ualpha Ualpha
b Ub Theta1 A Y
Ubc Ubeta Ubeta
ADCIN_bc bc IQ 15 Ubc IQNtrig
Ubc
c Uc
PLL simout
Clarke Trig Fcn IQN
Measure_U Convert to IQ24
a1 To Workspace
Subsystem2 Voltage_ab
ADCIN_a a IQ15 Ua
Measure_Ua Convert IQ24 Scope1
Hình 3.33: Toàn bộ cấu trúc vòng khóa pha.

Chu kỳ trích mẫu Điện áp lưới Umax Kp Ki
0.2ms 380√2V 550V 1,01 19,906
Trên hình 3.33 là toàn bộ cấu trúc vòng khóa pha, từ khâu trích mẫu tín hiệu, đọc
ADC, mã hóa bit cho tới tính toán góc đồng bộ theta. Trong điều kiện có sự tham gia của
khâu ZOH, hệ thống hoạt động trong miền gián đoạn với thông số tính toán ở định dạng
67
số thực dấu phẩy tĩnh IQ24. Ta sẽ tiếp tục khảo sát hoạt động của bộ PLL, sau khi đã
thực hiện gián đoạn và chuẩn hóa bộ điều khiển.
Grid Voltage on three phase Va and Angle, Voltage output of PLL
400 1.5
300 1
200
0.5
100
0
0
-100 -0.5
-200 -1
-300
-1.5
0.14 0.15 0.16 0.17 0.18 0.19 0.2
-400
0 0.02 0.04 0.06 0.08 0.1 0.12
Hình 3.35: Góc theta, điện áp sau bộ PLL và
Hình 3.34: Điện áp lưới lý tưởng. điện áp pha a.
Grid Voltage on three phase Va and Angle, Voltage output of PLL
400 1.5
300 1
200
0.5
100
0
0
-100 -0.5
-200
Selected signal: 10 cycles. FFT window (in red): 1 cycles -1 Selected signal: 10 cycles. FFT window (in red): 1 cycles
-300
0.5 -1.5 0.5
-400 0.14 0.15 0.16 0.17 0.18 0.19 0.2
0 0 0.02 0.04 0.06 0.08 0.1 0.12 0
-0.5
Hình-0.53.37: Góc theta, điện áp sau bộ PLL và
Hình 3.36: Điện áp lưới có các thành phần hài.
-1
0 0.05 0.1 0.15 0.2 0 điện áp 0.1
0.05 pha a. 0.15 0.2
Time (s) Time (s)
Fundamental (50Hz) = 0.981 , THD= 18.53% Fundamental (50Hz) = 1.006 , THD= 3.29%
12
2.5
Mag (% of Fundamental)
10
2
8
1.5
6
1
4
2 0.5
0 0
0 200 400 600 800 1000 0 200 400 600 800 1000
Hình 3.38: Chỉ số THD điện áp trước bộ PLL. Hình 3.39: Chỉ số THD điện áp sau bộ PLL.
Các đồ thị ở trên mô tả hoạt động của vòng khóa pha trong trường hợp lưới điện ở
trạng thái lý tưởng và bị ô nhiễm bởi sự tham gia của các thành phần điêu hòa bậc cao.
68
Cụ thể, với trường hợp lưới bị méo, điện áp hệ thống gồm các thành phần hài bậc năm,
bẩy,mười một, mười ba và mười lăm với biên độ tương ứng 12%, 10%, 8%, 5% ,3% so
với biên độ sóng hài cơ bản.
Từ kết quả mô phỏng cho thấy, bộ PLL có khả năng hoạt động tốt ngay cả trong
trường hợp lưới điện bị ô nhiễm rất nặng. Đối với trường hợp lưới điện sin và cân bằng ta
thấy điện áp đầu ra bộ PLL trùng với điện áp lưới cho thấy khả năng bám chính xác góc
pha điện áp lưới. Đối với trường hợp lưới điện bị ô nhiễm với chỉ số THD lớn (18,53%)
điện áp đầu ra bộ PLL vẫn có dạng sin với chỉ số THD thấp (3,29%) cho thấy vòng khóa
pha có khả năng phát hiện pha của tín hiệu điện áp ở tần số cơ bản.
Sau đây ta sẽ khảo sát hoạt động của bộ PLL khi có sự biến thiên tần số của lưới
điện
Grid Voltage on three phase
400
300
200
100
-100
-200
-300
-400
0 0.05 0.1 0.15 0.2 0.25
Va and Angle, Voltage output of PLL
1.5
0.5
-0.5
-1
-1.5
0 0.05 0.1 0.15 0.2 0.25
PI output signal
0.2
-0.2
-0.4
-0.6
-0.8
-1
0 0.05 0.1 0.15 0.2 0.25
Hình 3.40: Đáp ứng bộ PLL khi có biến thiên tần số điện áp lưới.
Trên hình 3.40 ta kiểm nghiệm hoạt động của bộ PLL khi có sự thăng giáng tần
số điện áp lưới điện trong khoảng ±20%. Tại thời điểm 0.1(s) tần số lưới điện tăng lên
60Hz và tại thời điểm 0.15(s) tần số lưới điện giảm xuống 40Hz. Ta thấy cả tại cả hai thời
điểm bộ PLL đều có khả năng bám, với điện áp đầu ra trùng với điện áp trên pha a. Lúc
69
này bộ PI tác động thêm một lượng ±0.2 (pu) vào tần số góc khâu feedforward, tương
ứng với giá trị ±10Hz.
3.3.3 Triển khai cấu trúc điều khiển chỉnh lưu tích cực trên vi xử lý TMS320F2812
Về vấn đề gián đoạn bộ điều khiển mà ở đây cụ thể là bộ PI đã được trình bày ở
mục vòng khóa pha, trong mục này ta sẽ đề cấp tới chuẩn hóa thông số các bộ điều khiển
trong cấu trúc điều khiển chỉnh lưu tích cực theo phương pháp tựa điện áp lưới VOC.
Cấu trúc điều khiển chỉnh lưu tích cực trên hệ trục tọa độ d-q có 2 bộ điều khiển
cần phải chuẩn hóa là bộ điều khiển điện áp tụ và bộ điều khiển dòng.
a, Chuẩn hóa bộ điều khiển dòng
Như ta đã biết, đại lượng đầu vào bộ điều khiển dòng( thông tin về dòng điện) và
đại lượng đầu ra bộ điều khiển dòng (thông tin về điện áp điều chế) khi đưa vào vi xử lý
đều là các đại lượng tương đối nhằm đảm bảo khả năng biểu diễn của định dạng số thực
dấu phẩy tĩnh trong DSP C28x. Theo đó các giá trị dòng áp này, sẽ được chuẩn hóa bằng
cách chia cho giá trị lớn nhất của dải đo. Cụ thể thông số dòng điện khi đưa vào bộ điều
khiển sẽ được chuẩn hóa theo giá trị lớn nhất của cường độ dòng điện mà mạch đo có thể
chịu được, và giá trị điện áp ra bộ điều khiển sẽ được chuẩn hóa theo giá trị lớn nhất của
điện áp pha có thể đo được trên lưới điện. Từ đây ta thấy rằng, sẽ phải hiệu chỉnh lại các
thông số bộ điều khiển dòng để đảm tính chân thực của thuật toán.
Do bộ điều khiển dòng hoạt động trên trục d và q là như nhau, nên để đơn giản ta
chỉ phân tích trên trục d. Công thức bộ điều khiển dòng viết theo các đại lượng tuyệt đối.
kii* * (3.24)
ud*  k *pi id*  id
s
 ud*
 d U
u 
 max
Các giá trị sử dụng trong vi xử lý:  *
(3.25)
i  id
 d imax
Trong đó: imax là giá trị cực đại của dòng điện mà mạch đo có thể đo được.
Umax là giá trị cực đại của điện áp pha có thể đo được trên lưới điện.
Từ đây ta có phương trình () tương đương:
70
kii (3.26)
ud .U max  k pi . id .I max  . id .I max
s
I max k I (3.27)
 ud  k pi . . id  ii . max . id
U max s U max
 * I max
k pi  k pi . U
 max
So sánh với phương trình () ta thấy:  (3.28)
k *  k . I max
 ii ii
U max
Các hệ số k pi , kii chính là các giá trị tính toán ban đầu, như vậy để đảm bảo rằng bộ điều
I max
khiển sẽ hoạt động đúng trong DSP, các hệ số này cần phải nhân thêm 1 lượng .
U max
b, Chuẩn hóa bộ điều khiển điện áp tụ
Với lý do tương tự như trên, ta thấy rằng với bộ điều chỉnh điện áp tụ, đại lượng
đầu vào bộ điều chỉnh – tức giá trị điện áp trên tụ điện sẽ được chuẩn hóa theo giá trị lớn
nhất giá trị lớn nhất của điện áp một chiều có thể đo được từ mạch đo. Giá trị đầu ra bộ
điều chỉnh điên áp –tức giá trị dòng điện, sẽ được chuẩn hóa theo của cường độ dòng điện
cực đại mà mạch đo có thể chịu được. Từ đây ta sẽ hiệu chỉnh lại các thông số bộ điều
chỉnh như sau.
Công thức bộ điều khiển chỉnh điện áp tụ viết theo các đại lượng tuyệt đối.
kiu* * (3.29)
id*  k *pu udc
*
 udc
s
 ud*

 dc U
u
 dcmax
Các giá trị sử dụng trong vi xử lý:  *
(3.30)
i  id
 d imax
trong đó: Udcmax là giá trị cực đại của điện áp một chiều.
Từ đây ta có phương trình () tương đương
kiu* (3.31)
id .I max  k *pu . udc .U dc max  . udc .U dc max
s
71
U dc max k* U (3.32)
 id  k *pu . . udc  iu . dc max . udc
I max s I max
 * U dc max
 k pu  k pu .
 I max
So sánh với phương trình () ta thấy:  (3.33)
k  k * . U dc max
 iu iu
I max
Các hệ số k pu , kiu chính là các giá trị tính toán ban đầu, như vậy để đảm bảo rằng bộ điều
U dc max
khiển sẽ hoạt động đúng trong DSP, các hệ số này cần phải nhân thêm 1 lượng
I max
c, Mô phỏng cấu trúc chỉnh lưu tích cực với Matlab/Target package TC2
Sau khi đã tính toán thông số bộ điều khiển ở chương hai, thực hiện gián đoạn và
chuẩn hóa lại các thông số bộ điều khiển để lập trình trên vi xử lý TMS320F2812. Ta
kiểm nghiệm lại toàn bộ hoạt động của hệ thống với các hàm tính toán trên số thực dấu
phẩy tĩnh được hỗ trợ bởi Toolbox Matlab/Target package TC2.
+ Mô phỏng đáp ứng mạch vòng dòng điện

[Idc]
[I_a]
[Ires] i + i +
- - [I_b] [U_ab] v +
-
g [I_c] [U_bc] v +
-
+
A + -i
[U_dc] v +
- A A A
B + -i B B B N
-
C + -i C C C
Three-Phase
Series RLC Branch
Hình 3.40: Mô phỏng khối mạch lực và tín hiệu đo.

[U_ab] ABin ABOut [Uab] IQmath
1 ADCIN ab A Y 1
[U_bc] BCin BCOut [Ubc] ABin IQNtoIQX ABOut
Measure_Uab IQN15 to IQN24
[U_dc] DCin DCout [Udc]

0000-FFF0 8000-7FF0 ab
[I_a] Iain Iaout [Ia] 1 ADCIN ADCRESULT Convert
1
ADCIN (SI)
measurement process XOR 0x8000 Conversion to IQ15
[I_b] Ibin Ibout [Ib]
0x8000
[I_c] Icin Iout [Ic]
32768
Measure2
FFF/Uppmax 4095
1 Vy = Vu * 2^4
uint16
-K- Qy = Qu << 4 1
ADCIN (SI)
Ey = Eu ADCRESULT
Add3 ADC 12bit Conversion Shift
Uppmax Arithmetic1
Uppmax
Hình 3.41: Mô phỏng khâu đo lường với cơ chế gián đoạn và số hóa của DSP.
72
Id_ref
Enable
1 A IQmath
BIQNmpyY Iref
U 1
Id_ref 2 A IQmath If eb Ud_out
Id_out Id_feb BIQNmpyY
Id_feb
Id Ud
Iq_ref -1
Iq_out Iq Uq
Iq_feb Iq_ref
Decoupller
3 A IQmath
Current Control
BIQNmpyY Iref
Id_ref U 2
Enable
1 A IQmath 4 A IQmath If eb Uq_out
BIQNmpyY Iref
BIQNmpyY
Iq_feb
U 1
2 A IQmath If eb Ud_out
Id_feb BIQNmpyY
Id Ud
-1
Iq Uq IQmath
Iq_ref Kpi A
Decoupller
3 A IQmath Y
Kp B
BIQNmpyY Iref IQNmpy
U Iref 2 IQN x IQN2 omega/Umax_ab
Up
4 A IQmath If eb 1 Uq_out
Iq_feb BIQNmpyY 2 1
PI Controller U
Ifeb Ui Add1 Saturation
IQmath
A
Y
Kii*Ts B
IQNmpy
Ki*Ts IQN x IQN3 Add2
1
z
Unit Delay2
Hình 3.42: Bộ điều khiển dòng điện.
Ide al Switch
powe rgui
[Uab] Uab Ualpha Ualpha
Out1 [Theta]
-0.5 Id_ref AlBe_Gen [Ubc] Ubc Ubeta Ubeta
Id_out Scope3 PLL

Clarke_Uab
[Id] Id_f eb D
Alpha In1
[Ia] A
[I_a]
0 Iq_ref
Q
Alpha
Alpha
Iq_out D [Id] [I_b]
[Iq] Iq_f eb
[Ib] B
Beta In2 TaTbTc Ur Puse In1 Out1
[Theta] Theta Beta [I_c] Scope1
Current Control [Ic] C
Beta
Angle
Q [Iq]
[Udc] Udc clarke [Id]
Campare
AlBe_Gen1
[Theta] [Iq]
Dutycycle_Gen
Scope2
[U_ab] ABin ABOut [Uab] [I_a] [Idc]

[Idc] [U_dc]
[I_b] [U_ab] v +
-
[I_a]
[U_bc] BCin BCOut [Ubc] [Ires] i + i + Scope4
- - [U_bc] v +
[I_c] -
[U_dc] DCin DCout [Udc] g
+ i +
A - A A A
v +
[I_a] Iain Iaout [Ia] [U_dc]
- i +
B - B B B N
[I_b] Ibin Ibout [Ib]
- i +
C - C C C
[I_c] Icin Iout [Ic] Three-Phase
Measure2 Series RLC Branch
Isw1
2 DemuxIsw2
Multimeter
Hình 3.42: Mô phỏng mạch vòng dòng điện bằng sử dụng thư viện Target package TC2Matlab/
Hình 3.43: Mô phỏng mạch vòng dòng điện bằng sử dụng thư viện Target package
Target package
TC2Matlab/Target package.
Thời gian trích mẫu Ts 0.2 ms Fixed step size 1μs

R 0.5 Ω Udcmax 1500V
L 3 mH Umax 400 V
C 470 μF Imax 100 A
73
Kết quả mô phỏng mạch vòng dòng điện:
0.2 0.2
Current on d axis Current on d axis
Current on q axis Current on q axis
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.06 0.08 0.1 0.12 0.14 0.16 0.06 0.08 0.1 0.12 0.14 0.16
Hình 3.44: Đáp ứng dòng điện với Tii  TRL Hình 3.45: Đáp ứng dòng điện với Tii  10.Tei
Từ Hình 3.44 ta thấy, bộ điều khiển dòng với thông số bộ điều khiển ở chương hai
cho phép điều chỉnh dòng bám theo lượng đặt sau 0.06 (s), giá trị này tương đối lâu hơn
so với thời gian đáp ứng trong mô phỏng lý thuyết trên sơ đồ cấu trúc mạch vòng dòng
điện. Sai lệch này có thể do hệ thống chạy trên miền gián đoạn và giá trị tính toán bị
lượng tử hóa. Để tăng cường tốc độ đáp ứng của mạch vòng dòng điện, ta hiệu chỉnh lại
thông số bộ điều khiển bằng cách giảm hằng số thời gian tích phân. Theo tài liệu (), ta
chọn hằng số tích phân bằng mười lần hằng số thời gian nhỏ nhất trong cấu trúc mạch
vòng dòng điện Tii  10.Tei 15Ts , lúc này thông số bộ điều khiển tính được:
K pi 2  5; Kii 2  2500. Thời gian đáp ứng của mạch vòng dòng điện rút xuống còn 0.03 (s).
15
10
-5
-10
-15
0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.2
Hình 3.46: Đáp ứng dòng điện trên ba trục abc có dạng.
1
0.8
0.6
0.4
0.2
0
sin 0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.2
Hình 3.47: Thời gian dẫn TaTbTc.
74
0.5 0.5
0 0
-0.5 -0.5
0 0.05 0.1 0.15 0.2 0 0.05 0.1 0.15 0.2
1
0.5
0.5 0
-0.5
0
0 0.05 0.1 0.15 0.2 0 0.05 0.1 0.15 0.2
Hình 3.48 : Điện áp Uα và góc đòng bộ θ. Hình 3.49 : Điện áp Uα và dòng Iα.
Kết quả mô phỏng đáp ứng mạch vòng dòng điện cho thấy: với thống số bộ điều
khiển tính toán như trong bảnh 3.1, giúp cho hệ thống có khả năng bám nhanh lượng đặt
dòng điện. Đồng thời, cấu trúc vòng khóa pha cũng đã cho ra kết quả tốt với góc đồng bộ
bám chính xác góc quay vector điện áp lưới đảm bảo cho dòng điện cùng pha với điện áp
lưới.
+ Mô phỏng mạch vòng điện áp
Ide al Switch
Scope5 powe rgui

[Uab] Uab Ualpha Ualpha
750/Udcmax Iref
Out1 [Theta]
U Id_ref AlBe_Gen [Ubc] Ubc Ubeta Ubeta
[Udc] If eb
Ud_out Scope3
Clarke_Uab PLL
Voltage controller [Id] Id_f eb D
Alpha Ual [I_a]
[Ia] A
0 Iq_ref
Q
Alpha
Alpha
Uq_out D [Id] [I_b]
[Iq] Iq_f eb
[Ib] B
Beta Ube TaTbTc Ur Puse In1 Out1
[Theta] Theta Beta [I_c] Scope1
Current Control [Ic] C
Beta
Angle
Q [Iq]
[Udc] Udc clarke [Id]
Campare
AlBe_Gen1
[Theta] [Iq]
Dutycycle_Gen
[U_ab] ABin ABOut [Uab] Scope2
[Ires] [I_a]
[U_bc] BCin BCOut [Ubc] [Idc] [U_dc]
m g [I_b] [U_ab] v +
-
i + i + Scope4
[U_dc] DCin DCout [Udc] E C - - [U_bc] v +
[I_c] -
IGBT
g
[I_a] Iain Iaout [Ia]
+ i +
A - A A A
[I_b] Ibin Ibout [Ib] [U_dc] v +
- i + B B B N
B -
[I_c] Icin Iout [Ic] - i +
C - C C C
Measure2
Three-Phase
Series RLC Branch
Isw1
2 DemuxIsw2
Multimeter
Hình 3.50: Mô phỏng mạch vòng điện áp bằng sử dụng thư viện Target package
TC2Matlab/Target package.
Thời gian trích mẫu Ts 0.2 ms Fixed step size 1μs

R 0.5 Ω Udcmax 1500V
L 3 mH Umax 400 V
C 470 μF Imax 100 A
75
b, Kết quả mô phỏng mạch vòng điều chỉnh điện áp tụ

Voltage on Capacitor Voltage on Capacitor
850 850
800 800
750 750
700 700
650 650
600 600
550 550
500 500
450 450
400 400
0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.2 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.2
Hình 3.51: Đáp ứng điện áp tụ vơi a=4. Hình 3.52: Đáp ứng điện áp tụ với a=6.
Với lý do như trên, ta thấy rằng kết quả mô phỏng thực nhiệm, có chút sai lệch so
với lý thuyết . Như hình 3.51 cho thấy điện áp tụ dao động khá lâu trước khi bám theo
lượng đặt. Để tăng khả năng ổn định của tụ ta hiệu chỉnh bằng cánh tăng hệ số a lên a=6.
Lúc này đặc tính bám lượng đặt của tụ được cải thiện đáng kể (hình 3.52) với 0.04s bám
giá trị đặt và không có độ quá điều chỉnh. Sau đây ta sẽ khảo sát khả năng làm việc của
của cấu trúc điều khiển khi có sự thay đổi của tải.
900
800
700
600
500
400
300
200
100
0
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7
Hình 3.53: Đáp ứng điện áp tụ khi có sự thay đổi của tải.
Từ kết quả mô phỏng hình 3.51 cho thấy bộ điều khiển điện áp tụ đảm bảo khả
năng bám lượng đặt với tốc độ khá cao( sau khoảng 0.04s) và có độ ổn định tốt khi tải
thay đổi. Như ta thấy trên hình, bộ chỉnh lưu tích cực hoạt động ở chế độ chỉnh lưu tự
nhiên trong 0.1(s) đầu, nạp điện áp ban đầu cho tụ điện. Sau 0,1(s) cấu trúc điều khiển
chỉnh lưu tích cực bắt đầu hoạt động. điện áp tụ đạt lượng đặt và ổn định sau 0.2(s) tiếp
theo, đồng thời ta cũng thấy rằng dòng Id tăng lên để nạp thêm năng lượng (hình 3.54),
76
dv2
đảm bảo mức điện áp mới trên tụ theo công thức 1 C dc  Pgrid  Pload . Tại thời điểm 0.3
2 dt
(s) ta đóng thêm tải vào phía một chiều, lúc này ta thấy điện áp trên tụ điện giảm xuống
đột ngột rồi tăng trở lại bằng giá trị lượng đặt. Nguyên nhân là do khi tăng thêm tải một
chiều, năng lượng tích trữ trên tụ điện sẽ bị kéo bớt ra tải, dẫn đến sụt giảm điện áp trên
tụ. Khi điện áp trên tụ suy giảm, bộ điều chỉnh điện áp tụ tác động, huy động thêm năng
lượng từ lưới để bù vào năng lượng mất mát trên tụ. Như ta thấy dòng Id giai đoạn này
tăng lên và ổn định ở mức dòng mới. Điều tương tự cũng diễn ra tại thời điểm 0.5(s) nhả
tải, điện áp trên tụ tăng lên rồi giảm trở lại giá trị đặt. Dòng nạp tụ cũng giảm bớt song
song với sự suy giảm từ yêu cầu năng lượng phía tải.
100
0.8
0.6
0.4
50
0.2
0
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7
0
-50
-0.5
-1
-100
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7
Hình 3.54: Đáp ứng dòng điện trên trục dq . Hình 3.55: Đáp ứng dòng điện trên trục abc.
Từ kết quả mô phỏng hình 3.52 cho ta thấy, bộ điều khiển dòng đã đảm bảo cho hệ
thống hoạt động đúng theo phương pháp VOC, dòng điện trên trục q trong suất thời gian
làm việc luôn có giá trị bằng không cho thấy vector dòng điện có khả năng bám rất tốt
theo vector điện áp, ngay cả khi có sự biến động về tải. Lúc này thông tin về năng lượng
chuyền tải được hiển thị qua dòng Id, Như ta thấy trên hình 3.53, dòng điện trên trục ba
pha abc có dạng giống với dòng điện trên trục d. Thể hiện rằng dòng Id có vai trò chủ đạo
trong việc điều tiết năng lượng, giữa phía một chiều và xoay chiều.
77
100
50
-50
-100
0.25 0.3 0.35 0.4 0.45 0.5 0.55 0.6
Hình 3.56: Dòng điện luôn có dạng sin trong suốt quá trình điều chỉnh.
Selected signal: 35 cycles. FFT window (in red): 1 cycles Selected signal: 35 cycles. FFT window (in red): 1 cycles
50 50
0 0
-50 -50
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7
Time (s) Time (s)
Fundamental (50Hz) = 16.86 , THD= 33.10% Fundamental (50Hz) = 88.82 , THD= 1.62%
30
0.15
25
20
0.1
15
10 0.05
5
0 0
0 200 400 600 800 1000 0 200 400 600 800 1000
Hình 3.57: Chỉ số méo dòng THD trước khi Hình 3.58: Chỉ số méo dòng THD sau khi chạy
chạy chỉnh lưu tích cực. chỉnh lưu tích cực.
Hình 3.57 và 3.58 minh họa ưu điểm của chỉnh lưu tích cực trong việc giảm phát
thải sóng hài lên lưới điện. Ta thấy, do bộ chỉnh lưu tích cực có khả năng tạo ra dòng nạp
có dạng hình sin, nên chỉ số THD rất thấp 1.62%
Kiểm nghiệm khả năng trao đổi năng lượng hai chiều của chỉnh lưu tích cực
78
900
0.5
800
0 700
600
-0.5
0 0.1 0.2 0.3 0.4 500
400
0
300
-0.5 200
100
-1
0
0 0.1 0.2 0.3 0.4 0 0.1 0.2 0.3 0.4
Hình 3.59: Đáp ứng dòng điện trên trục dq. Hình 3.60: Đáp ứng điện áp tụ.
Để khảo sát khả năng này, ta thực hiện mô phỏng như sau: tại thời điểm 0.2s ta
bơm một nguồn dòng có trị số 30 (A) vào phía tải một chiều, và kiểm tra khả năng trả
năng lượng về lưới nhờ vào dấu của dòng điện Iq.
Như trên hình 3.59, tai thời điểm 0.2s chỉnh lưu tích cực nhận nguồn năng lượng
từ phía một chiều và phát trở lại lưới điện. Dòng điện trên trục d đảo chiều và ổn định ở
mức 10 A tương ứng -0.1(pu) trên trục d. Lúc này bộ điều chỉnh điện áp tụ vẫn hoạt hoạt
động tốt, đảm bảo ổn định giá trị điện áp sau 0.1s.
60
40
20
-20
-40
-60
0 0.05 0.1 0.15 0.2 0.25 0.3 0.35 0.4
Hình 3.61: Đáp ứng dòng điện trên trục abc trong suốt quá trình chao đổi năng lượng.
79
Xây dựng cấu trúc thực nghiệm
Chương 4
XÂY DỰNG CẤU TRÚC THỰC NGHIỆM
4.1 Tổng quan cấu trúc thực nghiệm nghiên cứu chỉnh lưu tích cực
MBA S1 S3 S5
380V / 50Hz Tự ngẫu
Zt
S4 S6 S2
uL iL uDC
15V DC
± 15V DC Mạch đo lường Driver EXB 840
PWM
5V DC
ADC DSP TMS320F2812
JTAG
XDS 510
USB
Hình 4.2 cấu trúc thực nghiệm nghiên cứu

Hình 4.1: Mô hình nghiên cứu chỉnh lưu tích cực. chỉnh lưu tích cực.
Trên hình thể hiện tổng quan cấu trúc được sử dụng để nghiên cứu chỉnh lưu tích
cực. trong đó mạch lực bao gồm sáu van IGBT nối với lưới thông qua quận cảm L, máy
biến áp tự ngẫu, thành phần tải chỉnh lưu được đại diện bởi điện trở R. Phần mạch điều
khiển gồm có vi xử lý tín hiệu số TMS320F2812 với chức năng chính là đọc tín hiệu
dòng áp từ mạch đo lường, thực hiện gián đoạn, và số hóa tín hiệu, tính toán theo thuật
toán điều khiên đã được biến đổi thành phương trình sai phân, và suất xung điều khiển
theo phương pháp điều chế vector không gian. Ngoài ra khối điều khiển được hỗ trợ thêm
máy vi tính với chức năng thực hiện mô phỏng thuật toán, nạp trương trình điều khiển
vào DSP, và giám sát quá trình hoạt động của vi xử lý thông qua quan sát biến trong DSP
trên màn hình. Máy vi tính giao tiếp với DSP thông qua bộ Emulator XDS 510. Vi xử lý
điều khiển các van IGBT thông qua bộ Driver EXB 840.
80
4.2. Thiết kế cấu trúc mạch lực

4.2.1. Tính chọn giá trị cuộn cảm L
Công suất bộ biến đổi: S  5(kW )
S
Dòng điện một pha: I  7,6( A) (4.1)
3U d
Uf
Trở kháng một pha: Z  28,96() (4.2)
I
Tính chọn X Lf sao cho: X Lf  10%.Z f  2.898() (4.3)
Từ đây tính ra giá trị cuôn cảm một pha:
X Lf 2,869 (4.4)
Lf    9.2(mH )
2 f 2 .50
4.2.2. Tính chọn giá trị tụ điện C

Qc
Chọn tụ có dung lượng thỏa mãn tỉ số:  22(ms) (4.5)
PBBD
Do đó ta tính ra được giá trị Qc: Qc  33.103.PBBD  110( J ) (4.6)

1
Mặt khác ta lại có: Qc  CU DC
2
(4.7)
2
2Qc
Suy ra giá trị điện dung trên tụ C: C 2
 520(  F ) (4.8)
U DC
4.2.3. Tính chọn van IGBT
Dòng điện qua van: I vtb  I f  7,6( A) (4.9)
Chọn hệ số dự trữ dòng: ki  2  Iv  ki .Ivtb  15, 2( A) (4.10)
-Điện áp ngược lớn nhất đặt lên van:
U ng max  6.220  539(V ) (4.11)
-Chọn hệ số dự trữ điện áp: ku  1,7  U v  ku .U ng max  1,7.539  916(V ) (4.12)
Do đó IGBT chọn loại: FGA25N120ANTD. Thông số như sau:
81
Bảng 4.1: thông số van IGBT FGD25N120ANTD

VCES 1200 V
VGES ±20 V
IC ( 250 C) 50 A
IFM (Diode Maximum Forward Current) 150 A
PD (Maximum Power Dissipation) 312 W
4.3. Thiết kế cấu trúc điều khiển
4.3.1. Vi xử lý tín hiệu số TMS320F2812
TMS320F2812 được chế tạo với tần số hoạt động 150MHz, chuẩn điện áp vào-ra
là 3,3V, điện áp trong lõi là 1,9V để tiết kiệm năng lượng. Với CPU 32 bit, cấu trúc bus
Harvard, bộ ALU có khả năng tính toán 32x32 bit hoặc song song 16x16 bit, tốc độ đáp
ứng và xử lý ngắt nhanh, TMS320F2812 thực sự rất mạnh để phục vụ cho việc xử lý các
tín hiệu số nhằm đáp ứng tính thời gian thực
Hình 4.4: Sơ đồ cấu trúc phần cứng DSP TMS320F2812

Flash: F2812 chứa 128K x 16 bộ nhớ Flash. Được chia thành bốn 8K x 16
sectors và 6 16K x 16sector.
M0, M1 SARAMs: Mỗi vùng này chứa 1K x 16 bộ nhớ RAM, có thể dùng để chứa
chương trình hay dữ liệu
L0, L1, H0 SARAMs: F2812 chứa 16K x 16 single-access RAM, được chia thành 3
vùng là L0, L1, H0. Mỗi vùng này thể dùng để chứa dữ liệu và chương trình.
Oscillator và PLL : F2812 được cung cấp xung nhịp bằng bộ dao động ngoài hay
bằng thạch anh gắn vào chip với tần số 30MHz. Một bộ PLL cung cấp đến 10 mức điều
chỉnh với dao động này. Tỉ số PLL có thể được thay đổi ngay cả khi chương trình đang
82
chạy, cho phép chương trình hạ thấp tần số hoạt động xuống, trong trường hợp cần hoạt
động ở chế độ tiết kiệm năng lượng.
Hệ thống ngắt (Interrupt System): dòng C28x có 16 ngắt, trong đó 2 ngắt là không
che được (RESET, NMI). Với 14 ngắt che được, DSP tạo ra 96 nguồn ngắt nhờ vào cơ
chế mở rộng ‘Peripheral Interrupt Expansion’. Mỗi ngắt sẽ nối với 1 vector ngắt trong
bảng vector được lưu trong bộ nhớ 32-bit. Kỹ thuật này đòi hỏi người lập trình phải sử
dụng các câu lệnh dựa trên cơ sở phân bố các ngắt để truy nhập đến trương trình phục vụ
ngắt.
Các bộ định thời: F2812 có 3 bộ định thời 32 bit giống hệt nhau, với khả năng cài
đặt chu kỳ và lựa chọn tần số xung vào. Mỗi đồng hồ có 1 thanh ghi đếm lùi 32-bit, phát
tín hiệu ngắt khi nội dung bộ đếm về không. Timer 1 và Timer2 thường được sử dụng
cho các ứng dụng thời gian thực “DSP/BIOS”.
ADC: Bộ biến đổi ADC có độ phân giải 12 bit với một khâu Sample/Hold ở bên
trong. Giới hạn đầu vào tương tự: 0V-3.0 V, tốc độ chuyển đổi nhanh: 80ns với tần số
clock là 25MHz. Có 16 kênh chuyển đổi và các đầu vào được dồn kênh. Ở chế độ tự
động có thể chuyển đổi tự động 16 kênh một lần, thứ tự lập trình được. Sau khi thực hiện
chuyển đổi sau kết quả được lưu trong16 thanh ghi tương ứng. Có thể bắt đầu chuyển đổi
do phần mềm hoặc nguồn sự kiện ở EVA hoặc EVB (period, compare, underflow).
EV (Event Manager): Để phục vụ các bài toán điều chế độ rộng xung, vi xử lý
TMS320F2812 được trang bị 1 khối phần cứng đặc biệt - khối quản lý sự kiện (Event
Manager-EV). Đây là khối phần cứng mạnh của họ C28x thường được ứng dụng trong
điều khiển truyền động. Các khối EV này có hai bộ phận đáng chú ý: Bộ định thời dùng
chung (General Purpose (GP) Timers), khối So sánh logic (Full Compare Units).
Bộ định thời dùng chung có nhiệm vụ cung cấp thời gian cơ sở (trong một số tài
liệu còn được gọi là sóng mang) cho hệ thống nhờ vào bộ đếm 16-bit ( up-/down-counter
TxCNT), chu kỳ băm xung được cài thông qua thanh ghi TxPR (16-bit timer-period
register,TxPR). Toàn bộ hoạt động của khối GPTimer như bật tắt timer, cấu hình chế độ
counter, cấu hình chế độ nạp lại được thực hiện thông qua thanh ghi TCON (16-bit timer-
period register)
Bộ so sánh gồm các thanh ghi chứa giá trị biểu diễn thời điểm phát xung TaTbTc
CMPRx (Compare Register), và khối so sánh logic thực hiện việc đối chiếu các giá trị
này với thời gian đếm lưu trong bộ counter TxCNT. Để thực hiện xuất xung điều chế.
83
4.3.2. Thiết kế mạch đo lường
a) Đo dòng điện
Sử dụng LEM đo dòng, tín hiệu đầu ra của lem là nguồn dòng được chuyển sang
dạng tín hiệu điện áp. Dải đo cho phép: (-50A) ÷ (+50A)
Hình 4.5: Mạch nguyên lý đo dòng điện

b) Đo điện áp một chiều trên tụ điện
Sử dụng phương pháp phân áp đầu vào bằng điện trở, giảm điện áp cần đo xuống
mức phù hợp. Giải đo cho phép: 0 ÷ 800V
Hình 4.6: Mạch nguyên lý đo điện áp tụ

c)Đo điện áp xoay chiều 3 pha
Sử dụng phương pháp phân áp đầu vào bằng điện trở, giảm điện áp cần đo xuống
mức phù hợp. Giải đo cho phép: (-600V) ÷ (+600V)
Hình 4.7: Mạch nguyên lí đo điện áp xoay chiều 3 pha
84
4.4. Một số kết quả thực nhiệm

4.4.1. Lưu đồ thuật toán
Sau khi, cấu trúc bộ điều khiển đã được gián đoạn, số hóa và cho kết quả tốt trong
mô phỏng với thư viện Target package TC2 , như đã trình bày ở phần 2.4.2. Ta tiến tới
công việc lập trình trên vi xử lý TMS320F2812. Lưu đồ thuật toán như sau:
Start
Khởi tạo:
-F2812
-Các biến
Thực hiện PWM

Đợi ngắt No (nạp thanh ghi
T1UFI compare)
T1CNT=0 ? Yes Bộ điều chỉnh
Udc_loop=4 ?
điện áp tụ
Yes
No
No
Start=1
Start ADC
Yes
Bộ điều khiển dòng
điện id, iq Enable PWM
ADC No
hoàn thành ?
No
Yes Tính toán Uα,Uβ Stop=1
Tính toán: Yes

- Các công thức chuyển vị
- Khối PLL Tính Ta,Tb,Tc Disable PWM
Hình 4.8 Lưu đồ thuật toán điều khiển chỉnh lưu tích cực
4.4.2. Các kết quả thực nghiệm thu được
Ta nhận thấy chương trình điều khiển hệ thống chỉnh lưu tích cực khá phức tạp.
Hệ thống gồm có hai mạch vòng điều khiển nối tiếp nhau, mạch vòng trong là mạch vòng
dòng điện, mạch vòng ngoài là mạch vòng điều khiển điện áp tụ, chương trình điều khiển
gồm nhiều khâu khác nhau với những chức năng riêng biệt. Do vậy việc tiến hành lập
trình và chạy ngay chương trình chỉnh lưu tích cực là rất mạo hiểm, có thể xảy ra lỗi và
gây cháy nổ mạch lực. Công việc chạy thực nghiệm cần được chia ra thành các bước cụ
thể như sau:
Bước 1: Chạy nghịch lưu với nguồn 24(V) trên tụ điện nhằm mục đích kiểm tra
mạch do dòng điện, chương trình ADC đo dòng, khối SVPWM và mạch vòng điều chỉnh
dòng điện.
Bước 2: Chạy riêng biệt khối PLL để kiểm tra mạch đo áp, chương trình ADC đo
áp, kiểm tra thứ tự pha của lưới và kiểm tra khối PLL.
85
Bước 3: Chạy chỉnh lưu tích cực với điện áp thấp sau đó nâng dần lên điện áp cao
và tiến hành hiệu chỉnh các tham số để đạt được chất lượng tốt nhất có thể.
a) Chạy nghịch lưu nguồn áp 24V
Thực hiện chạy chương trình nghịch lưu theo nguyên lý SVPWM với điện áp
24(V) lên tụ DC – Link. Tiến hành kiểm tra lần lượt xung điều khiển ở đầu vào và đầu ra
mạch driver, khoảng thời gian đóng cắt van các pha và dạng dòng điện pha.
Hình 4.9: Xung đầu vào – đầu ra Driver. Hình 4.10: Thời gian đóng cắt van pha a.
Trên hình 4.14: kênh A là dạng xung đầu vào mạch driver ( đầu ra của DSP ),
kênh B là dạng xung đầu ra mạch driver. Như vậy mạch driver đã hoạt động tốt nhiệm vụ
tạo tín hiệu điều khiển van IGBT.
Hình 4.15 thể hiện khoảng thời gian đóng cắt van pha a, dạng sóng hiển thị cho
thấy kết quả thu được hoàn toàn phù hợp với lý thuyết và mô phỏng.
b) Chạy kiểm tra khối PLL
Mặc dù PLL là một khối nhỏ trong toàn bộ thuật toán điều khiển chỉnh lưu tích cực
nhưng nó lại có vai trò vô cùng quan trọng. Chất lượng của khâu PLL quyết định rất lớn
đến chất lượng điều khiển của cả bộ chỉnh lưu.
Hình 4.11: Đầu ra bộ PLL
86
Nhìn vào dạng sóng trên hình 4.21 ta nhận thấy bộ PLL đã hoạt động ổn định,
vecto điện áp quay đều, góc pha tăng tuyến tính.
d) Chạy chỉnh lưu tích cực
Trước tiên ta tiến hành chạy chỉnh lưu tích cực ở mức điện áp thấp: điện áp dây
90(V), điện áp chỉnh lưu tự nhiên là 130(V) được nâng lên 200(V).
Hình 4.12: Kết quả chạy chỉnh lưu tích cực ở điện áp dây 90(V).
Hình 4.22 thể hiện dạng dòng diện và điện áp trước và sau khi chưa chạy chỉnh
lưu tích cực.Trước khi khi chạy chỉnh lưu tích cực điện áp trên tụ là điện áp chỉnh lưu tự
nhiên và dòng điện là dòng chỉnh lưu dioder. Sau khi chạy chỉnh lưu tích cực, điện áp
trên tụ đã được nâng lên và ổn định ở 200(V), dòng diện chuyển sang dạng hình sin
Hình 4.13: Quá trình khởi động chỉnh lưu tích cực ở điện áp dây 90(V).
Nhận xét: hệ thống hoạt động ổn định tuy nhiên chất lượng dòng điện còn chưa
tốt. Lý do là mức điện áp chạy còn quá nhỏ so với dải đo thiết kế của mạch đo, dẫn đến
kết quả đo lường không chính xác làm ảnh hưởng đến chất lượng điều khiển.
Tiến hành chạy thực nghiệm ở mức điện áp cao hơn: điện áp dây 130(V) , điện áp
chỉnh lưu tự nhiên 190(V) được nâng lên 350(V).
87
Hình 4.14: Kết quả chạy chỉnh lưu tích cực ở điện áp dây 130(V).
Ta nhận thấy chất lượng điều khiển đã được nâng lên, dòng có dạng sin hoàn toàn
và điện áp tụ ổn định tại giá trị đặt.
Hình 4.15: Quá trình khởi động chỉnh lưu tích cực ở điện áp dây 130 (V).
Nhận xét: Khi chạy hệ thống ở mức điện áp cao hơn, chất lượng điều khiển đã
được cải thiện rõ rệt, hệ thống nhanh chóng ổn định với lượng đặt.
88
Tài liệu tham khảo
KẾT LUẬN
Sau một năm nghiên cứu, em đã nắm được cấu trúc, nguyên lý hoạt động
của một bộ chỉnh lưu tích cực, thực hiện mô phỏng xây dựng cấu trúc điều khiển
trên simulink, kiểm nghiệm chương trình điều khiển bằng công cụ Matlab/Target
Support Packed TC2 , lập trình để thực thi thuật toán xuống DSP và đã bước đầu đạt
được những kết quả như mong muốn. Đồng thời em cũng đã học hỏi được những
kỹ năng cơ bản để xây dựng một hệ thống điều khiển đó là:
- Thu thập, nghiên cứu kiến thức lý thuyết.
- Xây dựng các hệ thống điện tử công suất.
- Tính toán, thiết kế các Controller.
- Mô phỏng trên Matlab/Simulink.
- Mô phỏng với thư viện Matlab/Target Support Packed TC2
- Lập trình trên DSP.
Đây là những kỹ năng cơ bản, vô cùng cần thiết để tiếp tục công việc nghiên
cứu về sau.
Em xin chân thành cảm ơn thầy giáo – TS.Trần Trọng Minh và NCS.Vũ
Hoàng Phương đã tận tình hướng dẫn, chỉ bảo chúng em thực hiện thành công đề
tài này.
Em xin chân thành cảm ơn.
Hồ Anh Tuấn
89
TÀI LIỆU THAM KHẢO

Sách
[1] Võ Minh Chính, Phạm Quốc Hải, Trần Trọng Minh; Điện tử công suất; NXB Khoa
Học Kỹ Thuật, 2007.
[2] Nguyễn Phùng Quang; Truyền động điện thông minh; NXB Khoa Học Kỹ Thuật.
[3] Nguyễn Doãn Phước; Lý thuyết điều khiển tuyến tính; NXB Khoa Học Kỹ Thuật,
2009.
[4] Hoàng Minh Sơn; Cơ sơ hệ thống điều khiển quá trình; NXB Bách Khoa Hà Nội,
2009.
[5] Marian P.Kazmierkowski, R.Krishnan, Frede Blaabjerg; Control in Power Electronic;
Academic Press,2002.
[6] Werner Leonhard; Control of Electrical Drives; Springer,2001.
Bài báo
Chỉnh lưu tích cực
[5] Vladimir Blasko, Vikram Kaura; “A New Mathematical Model and Control of a
Three-Phase AC–DC Voltage Source Converter”; IEEE Trans. on Power Electronics,
Vol. 12, No.1, 1997, pp.116–123
[6] José R. Rodríguez, Juan W. Dixon, “PWM Regenerative Rectiﬁers: State of the Art”
IEEE Trans. on Power Electronics, Vol. 52, No.1, 2005.
[7] Wei Ke-xin, Wang Shui-ming, “Modeling and Simulation of Three-Phase Voltage
Source PWM Rectifier”, IEEE Trans. on Power Electronics, 2008
[8] J.S Siva Prasad, Tushar Bhavsha, “Vector control of three-phase AC/DC front-end
converter”, Sadhana, Vol. 33, Part 5, October 2008, pp. 591–613
Điều chế vector không gian

[9] Kada Hartani, Yahia Miloud, “Control Strategy for Three Phase Voltage Source
PWM Rectifier Based on the Space Vector Modulation”, IEEE Trans. on Power
Electronics, Vol.10, 2010
[10] Wang Xu, Huang Kaizheng, “Simulation of Three-phase Voltage Source PWM
Rectifier Based on the Space Vector Modulation”, IEEE Trans. on Power Electronics,
2008
90
Vòng khóa pha
[11] Vladimir Blasko, Vikram Kaura, “Operation of a Phase Locked Loop System Under
Distorted Utility Conditions”, IEEE Trans. on Power Electronics, Vol. 12, No.1, 1997,
pp.58–63
91
Phụ lục
PHỤ LỤC
Khởi tạo mô phỏng chỉnh lưu tích cực sử dụng thư viên Matlab/Tagret Packed TC2:
%______________________Frequency Parameter__________________________
T_i = 1e-6; % Time for fixstep simulation
HSPCLK = 150; % 150 kHz
fs = 5000; % 5kHz
Ts = 1/fs;
Ts1 = Ts*1000;
fr = 50; % 50Hz
omega = 2*pi*fr;
Period_max = HSPCLK*1000*Ts1/2;
%_______________________Voltage Parameter__________________________
U = 380;
Uppmax =400*sqrt(3);
Umax = 400;
Udcmax = 1500; % chuan:472.93
Udc_init = 50*sqrt(2);
SV_In = Umax/Udcmax*sqrt(3);
Imax = 100;
%Udc = 24;
% SVM Normalization
SV_Coeffic = Umax/Udcmax*sqrt(3);
%_________________________Load RL____________________________________
R = 0.5;
L = 3e-3;
C = 470e-6;
Zl = omega*L;
Zc = 1/(omega*C);
Trl = L/R;
Krl = 1/R;
Z = sqrt(R*R + Zl*Zl);
%Usvm = Udc/(sqrt(3));
%__________________________Controller parameter______________________
% PLL Controller
fbw = 70; %50;60;70 % The Crossover frequency in Hz
wc = 2*pi*fbw;
% Symmetrical optimum
a = 1/(wc*Ts);
Ti = a^2*Ts;
Kp = (1/a)*(1/(U*Ts));
Ki = Kp/Ti;
% Current Controler
Kpwm = 1;
Ti = 10*1.5*Ts; %Trl, 10*1.5*Ts
Kpi = Trl/(3*Kpwm*Krl*Ts)*Imax/Umax;
Kii = Kpi/Ti;
% Voltage Controler
Td = Ts;
Te = Td + 3*Ts;
a = 6; %4 ; 2.4; 5; 6; 8; 9; 10; lay a = 9
Tu = a*a*Te;
Kpu = C/(a*Te)*Udcmax/Imax; %C/(a*Te);0.08
Kiu = Kpu/Tu*Udcmax/Imax; %Kpu/Tu; 10
% lay bo so dk: Ti = 10*1.5*Ts; a = 8.
92
Phụ lục
93

Do An Tot Nghiep - Machchinhluutichcuc PDF

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Do An Tot Nghiep - Machchinhluutichcuc PDF

Uploaded by

Copyright:

Available Formats

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

BỘ MÔN TỰ ĐỘNG HOÁ XNCN

Trưởng bộ môn : TS. Trần Trọng Minh

Giáo viên hướng dẫn : TS. Trần Trọng Minh

Sinh viên thực hiện : Hồ Anh Tuấn

Lớp : TĐH2 - K52

TRƯỜNG ĐẠI HỌC BÁCH KHOA HN Độc lập – Tự do – Hạnh phúc

Họ và tên sinh viên: ............................................................Số hiệu sinh viên:.....................

1. Đầu đề thiết kế:

2. Các số liệu ban đầu:

3. Nội dung các phần thuyết minh và tính toán:

5. Họ tên cán bộ hướng dẫn:

6. Ngày giao nhiệm vụ đồ án:...............................................................................................

7. Ngày hoàn thành đồ án: ...................................................................................................

Ngày ....... tháng ....... năm ..….

( Ký, ghi rõ họ, tên) ( Ký, ghi rõ họ, tên)

Người duyệt Sinh viên

( Ký, ghi rõ họ, tên) ( Ký, ghi rõ họ, tên)

Hà Nội, ngày 7 tháng 06 năm 2012

DANH MỤC HÌNH VẼ ............................................................................................................. i

1.2.1. Cấu trúc phần cứng ................................................................................................... 5

1.3. Xây dựng mô hình toán học............................................................................................ 7

2.2.3. Mô phỏng thuật toán điều chế vector không gian............................................... 20

2.2.4. Kết luận .................................................................................................................... 24

2.3. Vòng Khóa Pha( Phase Locked Loop) ........................................................................ 25

2.3.1. Cơ sở lý thuyết ........................................................................................................ 25

2.3.3. Thiết kế bộ điều khiển ............................................................................................ 28

2.3.4. Kết quả mô phỏng bộ PLL .................................................................................... 31

2.3.5. Kết luận .................................................................................................................... 34

2.4. Tính toán thông số hệ điều khiển VOC....................................................................... 35

2.4.1. Tính toán thông số mạch vòng dòng điện............................................................ 35

2.4.2. Tính toán thông số mạch vòng điện áp ................................................................ 39

Chương 3 MÔ PHỎNG CHỈNH LƯU TÍCH CỰC BẰNG THƯ VIỆN

3.2.1. Gián đoạn cấu trúc điều khiển............................................................................... 47

3.2.4 Kết luận ..................................................................................................................... 55

3.3.2. Triển khai khối vòng khóa pha trên vi xử lý TMS320F2812............................ 63

Chương 4 XÂY DỰNG CẤU TRÚC THỰC NGHIỆM .................................................. 80

4.2.1. Tính chọn giá trị cuộn cảm L ............................................................................... 81

4.2.2. Tính chọn giá trị tụ điện C.................................................................................... 81

4.2.3. Tính chọn van IGBT ............................................................................................. 81

4.3. Thiết kế cấu trúc điều khiển.......................................................................................... 82

4.3.2. Thiết kế mạch đo lường ........................................................................................ 84

4.4. Một số kết quả thực nhiệm ........................................................................................... 85

4.4.1. Lưu đồ thuật toán .................................................................................................... 85

4.4.2. Các kết quả thực nghiệm thu được ....................................................................... 85

KẾT LUẬN ................................................................................................................................ 89

DANH MỤC HÌNH VẼ

Hình 1.1: Chỉnh lưu cầu Diode................................................................................................... 2

Hình 1.5: Sơ đồ bộ chỉnh lưu tích cực. ...................................................................................... 5

Hình 1.8: Sơ đồ thay thế của cầu 6 van IGBT. ......................................................................... 7

Hình 2.2: Sơ đồ bộ nghịch lưu nguồn áp. ............................................................................... 12

Hình 2.3: Không gian vector và các vector biên chuẩn......................................................... 13

Hình 2.4: Tổng hợp vector không gian.................................................................................... 13

Hình 2.6: Phương pháp điều chế đối xứng.............................................................................. 14

Hình 2.12: Thời điểm phát xung TaTbTc. .............................................................................. 21

Hình 2.13: Dạng dòng điện nghịch lưu. .................................................................................. 21

Hình 2.14: Quỹ đạo vector điện áp. ......................................................................................... 21

Hình 2.15: Dạng điện áp điều chế và điện áp đặt................................................................... 21

Hình 2.17: Thời điểm phát xung TaTbTc. .............................................................................. 22

Hình 2.18: Dạng dòng điện nghịch lưu. .................................................................................. 22

Hình 2.19: Quỹ đạo vector điện áp. ......................................................................................... 23

Hình 2.20: Dạng điện áp điều chế và điện áp đặt................................................................... 23

Hình 2.15: Thời điểm mở van TaTbTc. .................................................................................. 23