Đại Học Bách Khoa TP.

HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử

Điểm ĐỀ THI CUỐI KỲ - Ngày thi: 07/12/2015 Chữ ký giám thị
MÔN: KỸ THUẬT SỐ - MSMH: EE1009
Thời gian làm bài: 110 phút – KHÔNG sử dụng tài liệu
Làm bài ngay trên đề thi – Đề thi bao gồm 7 câu
Sinh viên trình bày cách làm đầy đủ

Họ và tên: …ĐÁP ÁN…………………………….. MSSV: …………………….. Nhóm: ………..

(1) Beginning (2) Developing (3) Accomplished (4) Exemplary

Câu 1 (2.0đ)    
Câu 2 (1.0đ)
Câu 3 (1.0đ)
Câu 4 (1.0đ)
Câu 5 (2.0đ)    
Câu 6 (2.0đ)    
Câu 7 (1.0đ)
Tổng cộng (10đ)

Lưu ý khi các thầy cô chấm câu 1, 5, 6:

Nếu SV không làm được gì hết, xin đánh giá mức (1) (SV không hiểu yêu cầu bài toán)

Câu 1: Lập bảng chân trị đúng được đánh giá mức (2) (hiểu yêu cầu, nhưng ko biết tkế)
Làm đúng câu a không sai được đánh giá mức (3) (hiểu và biết tkế nhưng chưa hoàn hảo)
Làm đúng câu a, b không sai được đánh giá mức (4) (hiểu, biết và làm đúng tất cả yêu cầu
tkế)

Câu 5: Làm đúng câu a được đánh giá mức (2)

Làm đúng câu b được đánh giá mức (3)
Làm đúng câu c được đánh giá mức (4)

Câu 6: Làm đúng câu a được đánh giá mức (2)

Làm đúng câu b được đánh giá mức (3)
Làm đúng câu c được đánh giá mức (4)

Các thầy cô sau khi chấm xin check vào ô đánh giá của câu 1, 5 và 6 cho mỗi bài, sau đó nộp lại bài thi
cho chị Hương để đưa khoa thu thập dữ liệu

Trang 1 / 8
CuuDuongThanCong.com https://fb.com/tailieudientucntt
 Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Câu 1: (2.0đ)
Thiế t kế ma ̣ch tổ hơ ̣p có 4 ngõ vào biể u diễn cho 1 số có dấ u bù 2 là X (=X3X2X1X0), và 2 ngõ ra Y và Z.
Ngõ ra Y = 1 nế u X > +6 hoặc – 7 < X < – 4. Ngõ ra Z = 1 nếu X < –5 hoặc X > +3

a) Lâ ̣p bảng chân trị và rút gọn các biểu thức ở ngõ ra Y dưới dạng SOP (tổng các tích) và Z dưới dạng
POS (tích các tổng). (1.5đ)

X3 X2 X1 X0 Y Z Bìa K của Y Bìa K của Z

0 0 0 0 0 0
0 0 0 1 0 0
0 0 1 0 0 0
0 0 1 1 0 0
0 1 0 0 0 1
0 1 0 1 0 1
0 1 1 0 0 1
0 1 1 1 1 1
1 0 0 0 0 1
1 0 0 1 0 1
1 0 1 0 1 1
1 0 1 1 1 0
1 1 0 0 0 0
1 1 0 1 0 0
1 1 1 0 0 0
1 1 1 1 0 0
𝑌(𝑋3 , 𝑋2 , 𝑋1 , 𝑋0 ) = 𝑋 ̅̅̅3 𝑋2 𝑋1 𝑋0 + 𝑋3 ̅̅̅
𝑋2 𝑋1
̅̅̅3 + 𝑋
𝑍(𝑋3 , 𝑋2 , 𝑋1 , 𝑋0 ) = (𝑋 ̅̅̅2 )(𝑋3 + 𝑋2 )(𝑋̅̅̅3 + 𝑋
̅̅̅1 + 𝑋 ̅̅̅0 )
̅̅̅ ̅̅̅
Hoặc 𝑍(𝑋3 , 𝑋2 , 𝑋1 , 𝑋0 ) = (𝑋3 + 𝑋2 )(𝑋3 + 𝑋2 )(𝑋2 + 𝑋1 + 𝑋 ̅̅̅ ̅̅̅0 )

b) Cài đặt Y chỉ sử dụng 1 bộ giải mã 3-8 (IC74138) và 1 cổng NAND (0.5đ)

̅̅̅3 𝑋2 𝑋1 𝑋0 + 𝑋3 ̅̅̅
𝑌(𝑋3 , 𝑋2 , 𝑋1 , 𝑋0 ) = 𝑋 𝑋2 𝑋1 𝑋0 + 𝑋3 ̅̅̅
𝑋2 𝑋1 ̅̅̅ ̅̅̅3 𝑋2 𝑋0 + 𝑋3 𝑋
𝑋0 = 𝑋1 (𝑋 ̅̅̅2 𝑋0 + 𝑋3 ̅̅̅
𝑋2 ̅̅̅
𝑋0 )
⟹ 𝑌 = 𝑋1. 𝐹(𝑋3 , 𝑋2 , 𝑋0 )
Với 𝐹(𝑋3 , 𝑋2 , 𝑋0 ) = 𝑋 ̅̅̅3 𝑋2 𝑋0 + 𝑋3 ̅̅̅
𝑋2 𝑋0 + 𝑋3 ̅̅̅
𝑋2 𝑋̅̅̅0 = ∑(3,4,5)

Ngoài ra các phương trình ngõ ra bên trong của 74138 là: Qi = G1.G2A.G2B.mi với mi là minterm thứ
i từ bộ ba ngõ vào 𝑋3 , 𝑋2 và 𝑋0. Như vậy đưa 𝑋1 vào G1, 0 vào G2A’ và G2B’ (nghĩa là G2A = G2B =
1), khi đó Qi = mi.D và ta có mạch sau:

Trang 2 / 8
CuuDuongThanCong.com https://fb.com/tailieudientucntt
 Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Câu 2: (1.0đ)

Thiết kế hàm F chỉ sử dụng 1 MUX 2-1 (không dùng thêm cổng logic)

F = XY’ + YZ + XZ = XY’ + YZ + XZ(Y’+Y)

= Y’(X + XZ) + Y(Z + XZ) (ĐL: x + xz = x)
= Y’X + YZ

Câu 3: (1.0đ)
Thiế t kế ma ̣ch tổ hơ ̣p tiń h biể u thức sau với X là số nhi ̣phân không dấu 2 bit (chỉ cho phép dùng 1 bộ cộng
bán phần HA):
4X3 – 17X2 + 19X + 1

X1 X0 Y3 Y2 Y1 Y0 𝑌3 = 𝑋1 𝑋0
0 0 0 0 0 1 𝑌2 = 𝑋0
0 1 0 1 1 1 𝑌1 = 𝑋1 ⊕ 𝑋0
1 0 0 0 1 1 𝑌0 = 1
1 1 1 1 0 1

Trang 3 / 8
CuuDuongThanCong.com https://fb.com/tailieudientucntt
 Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Câu 4: (1.0đ)
Sử dụng D_FF có ngõ vào xung clock kích theo cạnh xuống, các ngõ vào Preset (Pr) và Clear (Cl) tích cực
mức thấp, thiết kế bộ đếm nối tiếp (bộ đếm bất đồng bộ) 3 bit Q2Q1Q0 (với Q2 là MSB) đếm xuống từ giá trị
3 và modulo của bộ đếm bằng 5.

a. Vẽ sơ đồ logic thực hiện bộ đếm trên. (0.5đ)

Q2 Q1 Q0
0 1 1
0 1 0
0 0 1
0 0 0
1 1 1
1 1 0 => Z = Q2 Q0
Q0 Q1 Q2

PR PR PR
D Q D Q D Q
CK
CK CK CK
Q Q Q
CL CL CL

1 1

b. Vẽ giản đồ xung bộ đếm (tín hiệu ngõ ra Q0, Q1, Q2) và tín hiệu reset Z, giả sử ban đầu Q2Q1Q0 = 101
(0.5đ)

Trang 4 / 8
CuuDuongThanCong.com https://fb.com/tailieudientucntt
 Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Câu 4: (1.0đ)
Cách khác

a. Vẽ sơ đồ logic thực hiện bộ đếm trên. (0.5đ)

Q2 Q1 Q0
0 1 1
0 1 0
0 0 1
0 0 0
1 1 1
1 1 0 => Z = Q2 Q1 Q0
Q0 Q1 Q2

PR PR PR
D Q D Q D Q
CK
CK CK CK
Q Q Q
CL CL CL

1 1

b. Vẽ giản đồ xung bộ đếm (tín hiệu ngõ ra Q0, Q1, Q2) và tín hiệu reset Z, giả sử ban đầu Q2Q1Q0 =
101 (0.5đ)

Trang 5 / 8
CuuDuongThanCong.com https://fb.com/tailieudientucntt
 Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Câu 5: (2.0đ)
Cho sơ đồ thiết kế của hệ tuần tự với 1 ngõ vào X và 3
ngõ ra A, B, C như hình bên.
a) Xác định phương trình các ngõ vào Flipflop
(0.5đ)
𝑻𝑨 (𝑨, 𝑩, 𝑪, 𝑿) = 𝑩(𝑪 + 𝑿)
𝑻𝑩 (𝑨, 𝑩, 𝑪, 𝑿) = 𝑪 + 𝑿
̅
𝑻𝑪 (𝑨, 𝑩, 𝑪, 𝑿) = 𝑿

b) Lập bảng trạng thái cho hệ tuần tự đã cho (0.5đ)

PS in NS FF in
A B C x A+ B+ C+ TA TB TC
0 0 0 0 0 0 1 0 0 1
0 0 0 1 0 1 0 0 1 0
0 0 1 0 0 1 0 0 1 1
0 0 1 1 0 1 1 0 1 0
0 1 0 0 0 1 1 0 0 1
0 1 0 1 1 0 0 1 1 0 c) Vẽ giản đồ trạng thái của hệ theo bảng trạng thái
0 1 1 0 1 0 0 1 1 1 (0.5đ)
0 1 1 1 1 0 1 1 1 0
1 0 0 0 1 0 1 0 0 1
1 0 0 1 1 1 0 0 1 0
1 0 1 0 1 1 0 0 1 1
1 0 1 1 1 1 1 0 1 0
1 1 0 0 1 1 1 0 0 1
1 1 0 1 0 0 0 1 1 0
1 1 1 0 0 0 0 1 1 1
1 1 1 1 0 0 1 1 1 0

d) Cho biết ý nghĩa của mạch thiết kế (0.5đ)

Khi X = 0, mạch là bộ đếm lên 3 bit đầy đủ
Khi X = 1, mạch là bộ đếm chẵn, lẻ (bộ đếm cách 2), 2468 hoặc 1357

Trang 6 / 8
CuuDuongThanCong.com https://fb.com/tailieudientucntt
 Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Câu 6: (2.0đ) Cho hệ tuần tự có 1 ngõ vào X và 1 ngõ ra Z, có giản đồ trạng thái như hình vẽ
a) Giả sử hệ tuần tự có trạng thái bắt đầu Q1Q2 là “00”, hoàn thành bảng
khảo sát trạng thái và ngõ ra Z khi có chuỗi ngõ vào X lần lượt là:
011011110 (0.5đ)

Ngõ vào (X) 0 1 1 0 1 1 1 1 0

Trạng thái (Q1Q2) 00 00 01 11 00 01 11 10 10
Ngõ ra (Z) 0 0 0 1 0 0 0 0

Nếu SV hiểu sai theo ý sau vẫn cho 0.25đ

Ngõ vào (X) 0 1 1 0 1 1 1 1 0

Trạng thái (Q1Q2) 00 01 11 00 01 11 10 10 00
Ngõ ra (Z) 0 0 1 0 0 0 0 1

b) Hệ tuần tự sử dụng D Flipflop, hãy lập bảng trạng thái và xác định các phương trình ngõ vào D-FF và
phương trình ngõ ra Z (1đ)
Bảng trạng thái: (0.5đ)

Present State Input Next State Output Flip-flop Inputs

Q1 Q2 x Q1+ Q2+ Z D1 D2
0 0 0 0 0 0 0 0
0 0 1 0 1 0 0 1
0 1 0 0 0 1 0 0
0 1 1 1 1 0 1 1
1 0 0 0 0 1 0 0
1 0 1 1 0 0 1 0
1 1 0 0 0 1 0 0
1 1 1 1 0 0 1 0

Phương trình ngõ vào D-FF và phương trình ngõ ra: (0.5đ)

𝐷1 = 𝑄1 𝑥 + 𝑄2 𝑥 = (𝑄1 + 𝑄2 )𝑥
𝐷2 = 𝑄 ̅̅̅1 𝑥
𝑍 = 𝑄2 𝑥̅ + 𝑄1 𝑥̅ = (𝑄1 + 𝑄2 )𝑥̅

c) Thiết kế hệ tuần tự trên dùng D-FF và PLA (Vẽ sơ đồ thiết kế và bảng nạp PLA) (0.5đ)

Trang 7 / 8
CuuDuongThanCong.com https://fb.com/tailieudientucntt
 Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Câu 7: (1.0đ)
Hệ tuần tự Moore có 1 ngõ vào X và 1 ngõ ra Z. Giả sử ban đầu ngõ ra Z = 0. Khi chuỗi ngõ vào là 001 thì
ngõ ra Z = 1 và giữ giá trị 1 cho đến khi chuỗi vào 001 xảy ra một lần nữa thì ngõ ra Z = 0. Ngõ ra Z giữ giá
trị 0 cho đến khi 001 xảy ra lần thứ 3 thì ngõ ra Z = 1, và cứ tiếp tục như trên. Thí dụ chuỗi vào:
chuoãi vaøo X = 1 0 0 1 0 1 0 0 1 0 0 1 0 1 0 0 1 0
chuoãi ra Z = 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0
Tìm giản đồ trạng thái (hoặc bảng trạng thái) của hệ (ghi rõ ý nghĩa của từng trạng thái).

Tr. Thái Ý nghĩa

S0 Trạng thái bắt đầu (hoặc là trạng thái không nhận được bit nào đúng chuỗi) với ngõ ra Z = 0
S1 Trạng thái nhận được “0” với ngõ ra Z = 0
S2 Trạng thái nhận được “00” với ngõ ra Z = 0
S3 Trạng thái nhận được “001” (hoặc trạng thái không có bit nào đúng chuỗi) với ngõ ra Z = 1
S4 Trạng thái nhận được “0” với ngõ ra Z = 1
S5 Trạng thái nhận được “00” với ngõ ra Z = 1

Giản đồ trạng thái:

1

0 0
S0/0 S1/0
1

S5/1 S2/0 0

0 1

1
S4/1 S3/1
0 0

Bảng trạng thái:

TTHT TTKT Ngõ ra Z
X=0 X=1
S0 S1 S0 0
S1 S2 S0 0
S2 S2 S3 0
S3 S4 S3 1
S4 S5 S3 1
S5 S5 S0 1

Trang 8 / 8
CuuDuongThanCong.com https://fb.com/tailieudientucntt