IT2140 – Thực hành Điện tử cho CNTT DCE-SOICT-HUST

BÀI 3: KHẢO SÁT MẠCH LỌC RC VÀ MẠCH RLC NỐI TIẾP

1. Mục tiêu
• Biết cách xây dựng và khảo sát tính chất của mạch lọc tín hiệu đơn giản RC.
• Biết cách xây dựng và khảo sát tính chất của mạch RLC nối tiếp.

2. Cơ sở lý thuyết
2.1. Mạch lọc tín hiệu
Mạch lọc tín hiệu là mạch xử lý tín hiệu cho phép tín hiệu có tần số nhất định đi qua mạch
và cản trở tín hiệu có các tần số còn lại. Khi khảo sát hoạt động, mạch lọc tín hiệu sẽ được
biểu diễn bằng một hàm đáp ứng tần số, 𝐻(𝑛), để xác định quan hệ giữa tín hiệu đi vào
mạch, 𝑆(𝑛) và tín hiệu đi ra mạch, 𝐹(𝑛), tức là 𝐹 (𝑛) = 𝑆(𝑛)𝐻(𝑛).
- Mạch lọc thông thấp: 𝐻 (𝑛) ≈ 1 với 𝑛 ≤ 𝑁0 và 𝐻 (𝑛) ≈ 0 với 𝑛 > 𝑁0 . Hình 1 trình
bày sơ đồ và đáp ứng tần số (frequency response) của mạch lọc thông thấp đơn giản
sử dụng mạch RC.
o Với các thành phần tín hiệu có tần số tương ứng 𝑛 ≤ 𝑁0 thì 𝐹 (𝑛) ≈ 𝑆(𝑛), tức
là được đi qua mạch.
o Với các thành phần tín hiệu có tần số tương ứng 𝑛 > 𝑁0 thì 𝐹 (𝑛) ≈ 0, tức là
bị mạch chặn lại.
- Mạch lọc thông cao: 𝐻 (𝑛) ≈ 0 với 𝑛 ≤ 𝑁0 và 𝐻 (𝑛) ≈ 1 với 𝑛 > 𝑁0 . Hình 2 trình
bày sơ đồ và đáp ứng tần số mạch lọc thông cao đơn giản sử dụng mạch RC.
- Mạch lọc thông dải: 𝐻 (𝑛) ≈ 0 với 𝑛 < 𝑁𝑙𝑜𝑤 hoặc 𝑛 > 𝑁ℎ𝑖𝑔ℎ , và 𝐻 (𝑛) ≈ 1 với
𝑁𝑙𝑜𝑤 ≤ 𝑛 ≤ 𝑁ℎ𝑖𝑔ℎ .
Chú ý:
- Thông thường 𝐻(𝑛) là hàm liên tục nên giá trị của 𝐻(𝑛) không thể giảm đột ngột từ
1 về 0 tại các tần số cắt. Theo quy ước, tần số cắt (cut-off frequency) được xác định
𝐹(𝑛) 1
tại điểm thoả mãn độ lợi (gain amplitude): 𝐺 = = = 0.707, hoặc 𝐺 (𝑑𝐵) =
𝑆(𝑛) √2
1
20 log ( ) = −3.01 𝑑𝐵.
√2

Vin C Vout

1
Hình 1. Mạch lọc thông thấp sử dụng mạch RC với tần số cắt: f0 =
2πRC

1
IT2140 – Thực hành Điện tử cho CNTT DCE-SOICT-HUST

Vin R Vout

1
Hình 2. Mạch lọc thông cao sử dụng mạch RC với tần số cắt: f0 =
2πRC

2.2. Mạch RLC nối tiếp

Mạch RLC bao gồm 1 điện trở (R), 1 cuộn cảm (L) và 1 tụ điện (C) được mắc nối tiếp hoặc
song song với nhau. Trong thực tế, mạch RLC có rất nhiều ứng dụng, ví dụ: mạch tạo dao
động, mạch điều chính, mạch lọc thông dải, chặn dải.
L C

V R

Hình 3. Sơ đồ mạch RLC nối tiếp.

Bài thực hành này chỉ khảo sát mạch RLC mắc nối tiếp như sơ đồ ở Hình 3. Giả sử mạch
được cấp nguồn xoay chiều 𝑉 = 𝑉0 𝑐𝑜𝑠(2𝜋𝑓𝑡), các tham số của mạch được tính theo các
công thức tính sau:
- Trở kháng cuộn cảm L: 𝑍𝐿 = 2𝜋𝑓𝐿
1
- Trở kháng tụ điện C: 𝑍𝐶 =
2𝜋𝑓𝐶
- Các hiệu điện thế rơi trên từng thành phần R, L, C sẽ được xác định như sau:
𝑉
o 𝑉𝑅 = 𝐼𝑅 cùng pha với I với 𝐼 = và độ lệch pha với V được xác định bởi
𝑍
𝑍𝐿 −𝑍𝐶
tan(𝜙) =
𝑅
o 𝑉𝐿 = 𝐼𝑍𝐿 sớm pha với I góc 90 độ
o 𝑉𝐶 = 𝐼𝑍𝐶 trễ pha với I góc 90 độ

3. Bài thực hành

Bài 1. Khảo sát tính chất các mạch lọc RC thông thấp và thông cao đơn giản.
Yêu cầu:
a) Thực hiện các bước sau để khảo sát mạch lọc thông thấp:
• Lắp mạch lọc thông thấp như sơ đồ ở Hình 1 với linh kiện được mô tả trong bảng
bên dưới.

2
IT2140 – Thực hành Điện tử cho CNTT DCE-SOICT-HUST

• Sử dụng đồng hồ vạn năng để xác định giá trị thực của mỗi linh kiện và so sánh
với giá trị ghi trên nhãn của linh kiện.
• Sử dụng máy tạo xung để cấp nguồn 𝑉𝑖𝑛 cho mạch điện. Sử dụng máy hiển thị
sóng để hiển thị 𝑉𝑖𝑛 và 𝑉𝑜𝑢𝑡.
• Thiết lập biên độ của 𝑉𝑖𝑛 là 5V, tần số là 1 kHz. Đo và ghi chép lại giá trị biên
độ của 𝑉𝑜𝑢𝑡.
• Giữ nguyên biên độ của 𝑉𝑖𝑛 và lần lượt thay đổi giá trị của tần số là 10 Hz, 100
Hz, 10 kHz và 100 kHz. Đo và ghi chép lại giá trị biên độ của 𝑉𝑜𝑢𝑡. Đưa ra nhận
xét về kết quả thu được. Chú ý: nếu cần thì sử dụng núm điều chỉnh biên độ của
máy tạo xung để đảm bảo rằng biên độ của Vin được giữ cố định 5V.
• Dựa vào các giá trị biên độ của 𝑉𝑜𝑢𝑡 ứng với mỗi tần số, hãy vẽ đáp ứng tần số
của mạch lọc thông thấp, với trục tung (y-axis) là độ lợi (gain) và trục hoành (x-
axis) là tần số (frequency) theo thang đo logarit.
𝐵𝑖ê𝑛 độ 𝑉𝑜𝑢𝑡 1
• Tìm tần số của 𝑉𝑖𝑛 để sao cho = . So sánh với giá trị tần số cắt của
𝐵𝑖ê𝑛 độ 𝑉𝑖𝑛 √2
1
mạch được tính toán theo công thức f0 = . Đưa ra nhận xét về kết quả thu
2πRC
được.
• Với mạch lọc thông thấp RC, độ dịch pha của 𝑉𝑜𝑢𝑡 so với 𝑉𝑖𝑛 được tính theo
𝐵𝑖ê𝑛 độ 𝑉𝑜𝑢𝑡 1
công thức 𝜑 = − arctan(2𝜋𝑓𝑅𝐶 ). Ở tần số của 𝑉𝑖𝑛 mà = , hãy sử
𝐵𝑖ê𝑛 độ 𝑉𝑖𝑛 √2
∆𝑡 𝑜
dụng máy hiển thị sóng xác định độ dịch pha 𝜑 (𝜑 = − × 360 ). Đưa ra nhận
𝑇
xét về kết quả thu được và so sánh với lý thuyết.
b) Lắp mạch lọc thông cao như sơ đồ ở Hình 2 và thực hiện lại các bước như ở mục a) để
khảo sát mạch lọc thông cao.

Bài 2. Sử dụng công cụ Multisim Live (https://www.multisim.com/) để khảo sát tính chất
các mạch lọc RLC nối tiếp.
Yêu cầu:
a) Lắp mạch RLC nối tiếp theo sơ đồ ở Hình 3 với R = 330 Ω, L = 8 mH, C = 100 µF,
𝑉 = 5𝑐𝑜𝑠(2𝜋60𝑡 ) (𝑉).
b) Sử dụng tính năng Grapher trong Multisim Live để xác định độ lệch pha của VR, VL,
VC so với V. Đưa ra nhận xét về kết quả thu được và so sánh với lý thuyết.
c) Thay đổi giá trị tần số của V (1 Hz ~ 10 kHz) để tìm tần số cộng hưởng (𝑓𝑀𝐴𝑋 ) của
mạch (VR là lớn nhất 𝑓𝑀𝐴𝑋 ). Đưa ra nhận xét về kết quả thu được và so sánh với lý
1
thuyết (𝑓𝑀𝐴𝑋 = ).
2𝜋√𝐿𝐶

3
IT2140 – Thực hành Điện tử cho CNTT DCE-SOICT-HUST

Các linh kiện, thiết bị sử dụng trong bài thực hành:

Linh kiện Mô tả Số lượng

Tụ gốm 104(0.1 µF), 223(0.022 µF) 1
Điện trở 10 kΩ, 47 kΩ 1/1
Máy hiển thị sóng Aditeg FG-8216A 1
Máy tạo xung Aditeg OS-620 (20 MHz, 2 CH) 1
Nguồn điện Aditeg PS-3030DD 1
Bo mạch 1
Dây kết nối Tùy chọn
Đồng hồ vạn năng 1