CÁC BÀI THÍ NGHIỆM

Chương 1: Khảo sát đặc tính của MOS

Phần I : Khảo sát đặc tuyến NMOS (trên lớp) PMOS (về nhà)
I. Khảo sát đặc tuyến I/V
Set up test bench trong schematic editor như hình vẽ sau:

Các bạn tùy chọn con NMOS trong thư viện (VTL[VTlow], VTH[high],
VTG[generate] …). Lưu ý các bạn nên đặt biến cho các nguồn (Vds, Vgs, Vbs,…)
để dễ dàng thực hiên quét biến trong quá trình khảo sát.
1. Khảo sát đặc tuyến ID/VDS
Cố định giá trị Vgs bằng 1(khảo sát ở vùng ON trước nên cho 0.8-1), quét
(sweep) biến Vds từ 0 đến 1.5 để khảo sát đặc tuyến sự thay đổi của ID theo VDS.
(Khảo sát DC: theo điểm Vds có nhiều giá trị thì tương ứng Id là bao nhiêu)
 2. Khảo sát đặc tuyến ID/VGS
Cố định giá trị Vds bằng 1.5, quét (sweep) biến Vgs từ 0 đến 1.5 để khảo sát
đặc tuyến sự thay đổi của ID theo VDS.

Câu hỏi: từ các đặc tuyến khảo sát ở trên, các bạn hảy đề nghị một cách đo giá trị
điện áp ngưỡng (VTH) của NMOS.
II. Đặc tuyến ID/VDS dưới sự thay đổi của VGS, chiều rộng và chiều dài của kênh
dẫn.
1. Đặc tuyến ID/VDS dưới sự thay đổi của VGS
Lưu ý, các bạn nên đặt biến W (cho width), L (cho length), Vgs, Vds để tiện trong
việc thực hiện quét biến khảo sát.
Tìm hiểu về quét biến song song: trong cửa số ADE L, chọn Tools > Parametric
Analysis
 Quét biến Vds từ 0 đến 1.5, Vgs = (0.4 ; 0.667 ; 0.933 ; 1.2 ) V

2. Đặc tuyến ID/VDS dưới sự thay đổi của chiều dài kênh dẫn
Quét biến Vds từ 0 đến 1.5, Length với các giá trị 90n, 180n, 270n 360n

3. Đặc tuyến ID/VDS dưới sự thay đổi của chiều rộng kênh dẫn
Quét biến Vds từ 0 đến 1.5, Width với các giá trị 90n, 180n, 270n 360n
III. Khảo sát hiệu ứng bậc 2
Set up mạch test bench như sau để khảo sát:

1. Body effect
Quét biến Vbs các giá trị 0.1, 0.55, 0.9. Cố định Vds=1, quét Vgs từ 0 đến 1

2. Chanel-length modulation
Quét biến Vbs các giá trị 0.1, 0.55, 0.9. Cố định Vds=1, quét Vgs từ 0 đến 1

Chương 2 : Khảo sát mạch opamp common source.

I. Tải thuần trở
Set up test bench mô phỏng như sau:
1. Khảo sát DC
Quét biến Vin = 0 đến 1.2V, Vsup = 1.2V, R = [10k, 100k] Ohm
Ta đc đăc tuyến Vout theo Vin như sau:
Dưa vào lý thuyết đã học, hãy chọn điểm DC cho độ khuếch đại tốt nhất.

2. Khảo sát Transient.

Từ điểm DC đã chọn, set up mô phỏng AC, thay thế nguồn vin bằng song sine
với điện áp DC (offset) bằng điện áp DC đã chọn ở trên, tần số là 1k và
amplitude là 10mV. Từ các kết quả (như waveform) bên dưới, hãy tính giá trị
của độ khuếch đại.
Vsup = 1.2V RL = [10k, 100k] Ohm
*RL = 10k
 *RL = 100k

II. Tải diode connected

1. Khảo sát DC
 Quét biến Vin = 0 đến 1.2V, Vsup = 1.2V

2. Khảo sát Transient

III. Tải Active(Vbias=Vdd/2)

1. Khảo sát DC
Vin = 0 -> 1.2 V Vsup = 1.2 V

2. Khảo sát Transient

 Chương 3: Giới thiệu về ADEXL
Khảo sát inverter bằng ADEXL

I. Khảo sát DC
Khảo sát DC mục đích là xác định điển áp DC của mạch ở trạng thái static.
Inverter có công dụng invert một giá trị logic (0 sang 1 hoặc 1 sang 0), ở digital ta
chỉ quan tâm nó có thực hiện đúng chức năng đó hay không (có đúng logic
function hay không). Tuy nhiên khi inverter hoạt động trong trạng thái
“switching”, tức là chuyển trạng thái liên tục (như xung clock, data ngẫu nhiên), ta
cần quan tâm sự cân bằng của inverter để đảm bảo xung clock hay dữ liệu ổn định
Mục đích của khảo sát DC trong mạch inverter là tìm ra giá trị size của
PMOS/NMOS đảm bảo tính cân bằng của mạch
Câu hỏi: tại sao lại phải bảo đảm tính cân bằng? Để cân bằng tại sao không size
của P và N như nhau hay không?
Set up test bench sau để khảo sát DC của một inverter
 Set up corner TT với giá trị Vdd = 1V, temp = 25. Set biến C = 2fF, quét Vin =
( 0  1 ) V tiến hành phân tích DC ta được đặc tuyến IN/OUT như sau:
Điểm cân bằng trip-point là điểm cắt của Vin và Vout, trip-point = Vdd/2 có nghĩa
là mạch inverter đã cân bằng.
Nhiệm vụ của các bạn là tim size của N và P sao cho trip-point gần bằng Vdd/2
nhất có thể. Tìm ra hàm đo trên adexl để đo đạc trip-point một cách tự động, không được
đo đạc bằng con trỏ trên waveform.

3. Khảo sát DC ở nhiệt độ và điện áp nguồn khác nhau.

Tiến hành set up them các corner khác với các giá trị nhiệt độ và điện áp
nguồn như bảng sau:
C0 C1 C2 C3 C4
Vdd 1 1.1 0.9 1.1 0.9
Temp 25 125 125 -40 -40
Tiến hành mô phỏng, ta được các đặc tuyến tại các corner như sau:
 Ta có kết quả tương tự như bản dưới đây.

II. Khảo sát TRAN

Sử dụng lại bảng corner ở thí nghiệm DC, setup Vin thành sóng pulse với
các thông số như sau:

Set các biến: f=10k, Td=1n, Trf=1/(10*f), Pw=1/(2*f) - 1/(10*f)

Để khảo sát thực tế inverter, ta tiến hành mô phỏng transient, thời gian stop tùy
thuộc tần số hoạt động các bạn sử dụng (f). Ta sẽ đó các thông số như rise time, fall time,
duty cycle,… hảy tìm cách đo các thông số này trên adexl.
T_rise_avg : thời gian kéo lên tính bằng hàm risetime
T_fall_avg : thời gian kéo lên tính bằng hàm falltime
DT_H : duty cycle mức cao tính bằng hàm delay
DT_L : duty cycle mức thấp tính bằng hàm delay
Td_R2F : thời gian trễ kéo lên của in-out tính bằng hàm delay
Td_F2R : thời gian trễ kéo xuống của in-out tính bằng hàm delay
T_rise : thời gian kéo lên tính bằng hàm delay
T_fall : thời gian kéo xuống tính bằng hàm delay
I_static_0 : dòng điện tĩnh mức thấp
I_static_1 : dòng điện tĩnh mức
I_dynamic : dòng điện trung bình của inverter

Chương 4 : Khảo sát Current Mirror

I. Khảo sát mạch Current mirror
Set up test bench khảo sát current mirror như sau:

Với dòng điện input là 50u, hãy đo dòng qua nhánh mirror, xem giá trị dòng đó có
đúng giá trị cần “mirror” hay không.
  Thay đổi tỉ lệ mirror của current.
Width của M1 = 50n , 100n , 150n , 200n
Quan sát các dòng ngõ ra, dòng này có đúng tỉ lệ mirror hay k?

II. Mạch ứng dụng Current mirror

 Thay đổi Multiplier của M3
M của M3 = 1 , 2 , 3 , 4 , 5
 PHỤ LỤC
HƯỚNG DẪN SET UP VÀ SỬ DỤNG ADEXL
1. Set up DC test bench cho inverter
Xây dựng test bench cho một inverter như hình bên dưới

Vào tab “Launch”, chọn ADE X => chọn “Create New View”

Cửa sổ ADE XL xuất hiện như bên dưới:

Vào “Tests”, “Click to add test”

Cửa sổ Test Editor xuất hiện như bên dưới. Bạn vào Variables => Copy from Cellview
 Vào tab “Analyses” or biểu tượng “AC DC” để chọn phân tích

Vào tab “Outputs” => To Be Saved” => Select On Schematic. Click chọn các tín
hiệu qua trọng cần “save” lại.

Sau các bước trên, ta được kết quả như sau:

 Nhấn X để thoát “Test Editor” (tự động lưu)
Ở mục corners chọn “Click to add corner”. Cửa sổ “Corners Setup” xuất hiện như
sau:

Tại Temperature, nhập vào 25C. Tại Design Variables, “Click to add”, chọn biến
VDD và set giá trị 1V.
 Tại Test/Custom Models, “Click to add”, dẫn vào thư mục chứa các model MOS.
Chọn tất cả và nhấn “Open”

Nhấn >> để thêm corner, ta được kết quả như sau, chọn save

Ở đây, tên corner được đặt là TTNN. Trong đó TT là đại diện cho NMOS và
PMOS. T ở đây là Typical, ngoài ra ta còn có Fast/Slow với chữ viết tắt là F/S. Thông
thường ta sẻ có 5 đại diện phổ biến là TT, FF, SS, FS, SF cho tổ hợp NMOS+PMOS.
N thứ nhất là điện áp “voltage”, N là “nominal”, ngoài ra ta còn có “High (H)”
and “Low(L)”. N thứ hai là nhiệt độ, N là “nominal”, ngoài ra ta còn có “High (H)” and
“Low(L)”.
Ngoài corner kể trên, các bạn hảy tạo thêm 4 corners nửa là TTHH, TTHL, TTLH
và TTLL ứng với “High voltage” là 1.1V, “Low voltage” là 0.9V, “High temp” là 135 và
“Low temp” là -40
 Vào Run và chọn “Netlists and Run”, chọn VIN và VOUT, nhấp chuột phải chọn
Plot, ta có kêt quả như sau:
 2. Setup test bench transient
Chọn copy cell ở cửa sổ Library Manager. Lưu ý chọn vào “Update Instances” và
chọn “Of New Copies Only””

Ta chọn copy cell nhằm mục đích lưu giữ các set up ở ADEXL, k cần phải setup lại.
Vào schematic và điều chỉnh nguồn cho VIN như sau. Chọn nguồn vpulse để mô
phỏng dạng xung clock. Đặt các biến như sau để dể dàng điểu chỉnh tần số của tín hiệu.
 Chọn Launch => ADEXL, nhưng lần này chọn “Open existing cellviews”

Nhấp đúp vào “play_tb_inverter…” trong “Tests”. Thực hiện các thay đổi như
copy lại biến từ schematic, thay đổi analysis thành “Transient”. “Stop time” nên chọn tùy
thuộc vào tần số tín hiệu các bạn định mô phỏng. Ví dụ tần số các bạn chọn mô phỏng là
100M, khi đó chu ky là 1/100M=10ns, ta sẻ chọn sau “Stop time” sau cho mạch có thể
mô phỏng đc từ 10 chu kỳ trở lên, ví dụ ở đây là 100ns.
Trf là thời gian rise/fall của tín hiệu, nên chọn ~10% đến 30% một chu kỳ.
Sau các bước trên ta đc thay đổi như bên dưới:
Mô phỏng và “plot” ta được kết quả như sau: