XỬ LÝ SỐ LIỆU LAB 1

I. Diode
1.1. Trình bày đường cong I-V của bạn cho cả bốn loại điốt. Bạn nhận thấy sự khác
biệt chủ quan nào giữa các điốt? Hình dạng của các đường cong có phù hợp với lý
thuyết không?

- Đường cong I-V của diode thường:

- Đường cong I-V của Diode Schottky:

- Đường cong I-V của Diode Zenner:

- Đường cong I-V của Diode phát quang:

- Đường cong I-V của các loại diode khác nhau sẽ cho thấy sự khác biệt về điện áp chuyển
tiếp và dòng rò.
- Hình dạng điển hình của đường cong I-V của bất kỳ diode nào sẽ trông giống như hình 1-
2 của lý thuyết

Hình 1 -2 : Đặc tính cực điển hình của diode

➔ Ta thấy mỗi hình dạng đường cong của điện áp Zener là đúng với lý thuyết còn lại
đều thiếu vùng đánh thủng.

1.2. Thu thập số đo I-V của bạn từ bước 6 cho cả bốn điốt vào một bảng. Làm thế nào
để so sánh điện áp chuyển tiếp của điốt?

Diode thường Diode schottky Diode Zener Diode Led

Vs Vd Vs Vd Vs Vd Vs Vd
I = 0 mA 0.46 0.459 0.055 0.053 0.644 0.644 2.147 2.152
I = 5m A 2.7 0.7 2.191 0.186 2.791 0.787 4.767 2.761
 I = 10 mA 4.7 0.753 4.254 0.217 4.823 0.818 6.978 2.975
I = 15mA 6.8 0.78 6.279 0.244 6.886 0.846 9.153 3.125
- Điện áp chuyển tiếp của diode có thể được so sánh bằng cách xem xét giá trị điện áp tại
điểm mà dòng điện bắt đầu tăng đáng kể trong đường cong I-V.

1.3. Đối với cả bốn điốt, đo độ dốc của đường cong I-V trong khoảng 0-5, 5-10 và 10-
15 mA. Độ dốc của mỗi diode phù hợp như thế nào? So sánh độ dốc như thế nào?
Tại sao độ dốc này lại quan trọng trong việc lựa chọn một diode?
- Độ dốc của đường cong I-V cho mỗi diode có thể được tính bằng cách chia sự thay đổi
trong dòng điện (I) cho sự thay đổi trong điện áp (V). Độ dốc này quan trọng vì nó cho
biết mức độ thay đổi dòng điện khi có sự thay đổi nhỏ trong điện áp, và có thể ảnh hưởng
đến hiệu suất của diode trong các ứng dụng cụ thể.

1.4. Hãy xem xét số đo của bạn từ bước 7. So sánh dòng điện rò của các điốt khác
nhau như thế nào?
- Dòng rò của các diode khác nhau có thể được so sánh bằng cách xem xét giá trị dòng
điện tại điểm mà điện áp ngược bắt đầu tăng lên.
- Cả 4 diode đều có dòng rò xấp xỉ nhau

1.5. Bạn nhận thấy điều gì về mối quan hệ giữa điện áp Nguồn và Diode khi nguồn
cung cấp âm? Trong trường hợp nào mối quan hệ này không còn áp dụng?
- Khi nguồn cung cấp âm, mối quan hệ giữa điện áp Nguồn và Diode là ngược lại so với
khi nguồn cung cấp dương. Trong trường hợp này, diode sẽ không dẫn điện.

1.6. Tính độ dốc vùng đánh thủng của diode zener. Làm thế nào để so sánh nó với
dòng chuyển tiếp trong vùng hoạt động (phân cực thuận)? Tại sao zener lại hoạt
động tốt hơn khi làm bộ điều chỉnh điện áp ở vùng đánh thủng so với vùng hoạt
động?
- Độ dốc của vùng đánh thủng của diode zener có thể được tính từ đường cong I-V. Độ dốc
này sẽ khác so với vùng hoạt động (phân cực thuận) do hiệu ứng Zener. Diode Zener hoạt
động tốt hơn ở vùng đánh thủng khi làm bộ điều chỉnh điện áp do nó cho phép dòng điện
ngược lớn mà không làm hỏng diode

1.7. Điện áp đánh thủng của zener là bao nhiêu? Điều này có phù hợp với đặc điểm
kỹ thuật không?
- Điện áp đánh thủng của Zener là -5.24V, điều này phù hợp với đặc điểm kỹ thuật của
diode

1.8. Nếu bạn muốn kiểm soát độ sáng của đèn LED, bạn sẽ cố gắng kiểm soát giá trị
nào về mặt nguồn điện?
- Kiểm soát độ lớn của điện áp cung cấp
 II. MOSFET
2.1. Nhìn vào kết quả mô phỏng, mối quan hệ giữa điện áp cổng và hình dạng của
đường cong là gì? Điều gì không đổi và điều gì thay đổi khi điện áp cổng được
điều chỉnh?
- Trong mô phỏng, mối quan hệ giữa điện áp cổng và hình dạng của đường cong I-V cho
thấy rằng khi điện áp cổng tăng, dòng điện qua FET cũng tăng (hình dạng đường cong
thay đổi). Tuy nhiên, khi điện áp cổng đạt một giá trị nhất định (điện áp ngưỡng), dòng
điện qua FET không tăng thêm nữa.

2.2. Hình dạng của đường cong PMOS I-V so với NMOS trong mô phỏng như thế
nào?
- Đường cong I-V của PMOS và NMOS có hình dạng tương tự nhau, nhưng chúng đối
xứng qua trục hoành.

2.3. Mô tả hình dạng đặc tính truyền của NMOS và PMOS với điện áp cổng bằng 0.
Hình dạng này có ý nghĩa về mặt trực giác không? Tại sao nó có thể không phải là
một đường thẳng?
- Khi điện áp cổng bằng 0, cả NMOS và PMOS đều không dẫn điện . Điều này có nghĩa là
không có dòng điện nào chảy qua FET, do đó đường cong I-V sẽ là một đường thẳng nằm
ngang.
- Điều này có ý nghĩa về mặt trực giác vì nó cho thấy rằng không có dòng điện nào đi qua
transistor khi không có điện áp cổng. Điều này phản ánh tính chất cơ bản của FET, đó là
chúng là các thiết bị kiểm soát điện áp: dòng điện qua FET chỉ có thể điều chỉnh bằng
cách thay đổi điện áp cổng.
- Đường cong I-V có thể không phải là một đường thẳng vì dòng điện qua FET không tăng
tuyến tính với điện áp cổng. Thay vào đó, dòng điện chỉ bắt đầu tăng khi điện áp cổng
vượt qua một ngưỡng nhất định (điện áp ngưỡng), và sau đó nó tăng mạnh hơn khi điện
áp cổng tăng thêm. Điều này phản ánh sự phụ thuộc phi tuyến tính của dòng điện qua
FET vào điện áp cổng.

2.4. Đường cong I-V của NMOS và PMOS bắt đầu thay đổi ở điện áp nào? Hiệu ứng
có giống nhau đối với cả hai FET không?
- Đường cong I-V của NMOS và PMOS bắt đầu thay đổi ở điện áp ngưỡng. Tại điểm này,
FET bắt đầu dẫn điện.
- Hiệu ứng này giống nhau cho cả NMOS và PMOS, nhưng xảy ra ở các giá trị điện áp
cổng khác nhau.

2.5. Điện áp ngưỡng cho FET là bao nhiêu? Điện áp đó có ổn định cho tất cả các điện
áp cổng không? Điều này so sánh với những gì bạn quan sát thấy trong mô phỏng
như thế nào?
- Điện áp ngưỡng cho FET là 4V.
- Điều này có thể thay đổi tùy thuộc vào các yếu tố khác như nhiệt độ hoặc các hiệu ứng
kênh ngắn.
- Điều này khi so sánh với mô phỏng thì là đúng khi qua điện áp ngưỡng, đường cong I-V
sẽ thay đổi hình dạng tương ứng với việc dòng điện sẽ bắt đầu tăng lên

2.6. Điện áp tăng tốc vượt quá 10V ở điện áp cổng nào? Tại sao giới hạn này có thể
khác đối với PMOS và NMOS trên bảng? Điều gì xảy ra nếu bạn tiếp tục tăng
điện áp cổng?
- Tại điện áp cổng V_G = 4V.
- Giới hạn này có thể khác do các yếu tố như cấu trúc và chất liệu của thiết bị
- I không đổi dù điện áp cổng tăng

2.7. Về mặt chủ quan, hình dạng của đường cong NMOS và PMOS IV như thế nào
khi so sánh ở các điện áp cổng tương tự?

- Khi so sánh ở các mức điện áp cổng tương tự, hình dạng của các đường cong I-V cho
NMOS và PMOS sẽ rất giống nhau

2.8. Vẽ đồ thị điện áp ngưỡng so với dòng máng thu được mà bạn đã ghi ở bước 7,
bạn quan sát thấy điều gì về các đường cong thu được?

2.9. Vẽ các điểm cho dạng điện thế máng 10 V bước 7. Các đường cong này thể hiện
thông số nào của MOSFET?
 2.10. Sau khi thử nghiệm từng phiên bản của FET, bạn sẽ quyết định sử dụng phiên
bản nào trong thiết kế?

2.11. Dựa trên kiến thức của bạn về chức năng của FET, tại sao FET lại là lựa chọn tốt
hơn BJT để điều khiển màn hình LED từ bộ vi điều khiển?
- FET thường được ưu tiên hơn BJT để điều khiển màn hình LED từ bộ vi điều khiển vì
chúng có trở kháng đầu vào cao hơn, cho phép chúng điều chỉnh dòng điện mà không cần
nhiều dòng điện từ bộ vi điều khiển. Ngoài ra, FET cũng có thể chịu được dòng điện lớn
hơn và có thể hoạt động ở tốc độ chuyển mạch cao hơn.

III. BJT
3.1. Nhìn vào kết quả mô phỏng, mối quan hệ giữa điện áp base và hình dạng của
đường cong là gì? Điều gì không đổi và điều gì thay đổi khi điện áp base được
điều chỉnh?
- Khi điện áp base (V_B) tăng từ 0 lên ngưỡng, đường cong I-V của transistor NPN BJT
thay đổi hình dạng thành một đường thẳng. Điều này cho thấy rằng khi V_B tăng đến
ngưỡng, transistor chuyển từ trạng thái không dẫn điện sang trạng thái dẫn điện. Sau đó
thì I sẽ không thay đổi dù có tăng V_B hơn nữa

3.2. Hình dạng của đường cong NPN I-V so với PNP trong mô phỏng như thế nào?
- Đối với transistor PNP, đường cong I-V sẽ có hình dạng tương tự như NPN nhưng sẽ đối
xứng qua trục hoành. Điều này là do PNP và NPN hoạt động theo cách ngược lại nhau.

3.3. Mô tả hình dạng đặc tính truyền của NPN và PNP với điện áp base bằng 0. Hình
dạng này có ý nghĩa về mặt trực giác không? Tại sao nó có thể không phải là một
đường thẳng?
- Khi V_B = 0, cả NPN và PNP đều không dẫn điện và đường cong I-V sẽ là một đường
thẳng nằm ngang.
- Điều này có ý nghĩa vì nó cho thấy rằng không có dòng điện nào chảy qua transistor khi
không điện áp base. Điều này phản ánh tính chất cơ bản của BJT, đó là chúng là các thiết
bị kiểm soát điện áp: dòng điện qua BJT chỉ có thể điều chỉnh bằng cách thay đổi điện áp
base.
- Đường cong I-V không phải là một đường thẳng vì dòng điện qua BJT không tăng tuyến
tính với điện áp base. Thay vào đó, dòng điện chỉ bắt đầu tăng khi điện áp base vượt qua
một ngưỡng nhất định (điện áp ngưỡng), và sau đó nó tăng mạnh hơn khi điện áp base
tăng thêm. Điều này phản ánh sự phụ thuộc phi tuyến tính của dòng điện qua BJT vào
điện áp base.
 3.4. Đường cong I-V của NPN và PNP bắt đầu bị biến dạng ở điện áp nào? Hiệu ứng
có giống nhau đối với cả hai transistor không?
- Bắt đầu biến dạng tại : NPN là 0.6 V và PNP là 0.7 V.
- Hiệu ứng giống nhau cho cả 2 transistor

3.5. Điện áp ngưỡng cho BJT là bao nhiêu? Điện áp đó có ổn định cho tất cả các điện
áp base không? Điều này so sánh với những gì bạn quan sát thấy trong mô phỏng
như thế nào?
- Điện áp ngưỡng cho BJT là khoảng 0.7V
- Không hoàn toàn ổn định cho tất cả các điện áp base
- Sau khi tăng sẽ đến thời điểm đồ thị không thay đổi hình dạng, I ko đổi nữa dù tăng bao
nhiêu điện áp base

3.6. Ở điện áp base nào thì điện áp cần thiết để phân cực thuận tiếp giáp collector-base
vượt quá 10V? Kết quả có tương tự đối với các transistor NPN và PNP không?
Điều gì xảy ra nếu bạn tiếp tục tăng điện áp base?
- V_B = 0.7V
- Kết quả có tương tự
- Dòng I không đổi khi tiếp tục tăng điện áp base

3.7. Vẽ biểu đồ dòng phát cho điện thế emitter 10 V từ bước 7. Đường cong này có
giống với các transistor NPN và PNP không? Tại sao điều này có thể quan trọng?

3.8. Bạn đã quan sát được điều gì ở bước 8? Điều gì có thể gây ra hành vi này?
- Đường cong hầu như không thay đổi dù thay đổi V_E theo bước 8
- Có thể do tại lúc này transistor đã đạt tới trạng thái bão hòa

3.9. Sau khi thử nghiệm từng phiên bản của BJT, bạn sẽ quyết định sử dụng phiên bản
nào trong thiết kế?