ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP.

HCM
KHOA ĐIỆN – ĐIỆN TỬ
BỘ MÔN KỸ THUẬT MÁY TÍNH – VIỄN THÔNG

Thiết Kế Vi Mạch Tương Tự

Bài Báo Cáo Cuối Kỳ

TỔNG HỢP CÁC MẠCH TƯƠNG TỰ

NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH

Hướng dẫn: TS. Võ Minh Huân

Sinh viên: Tô Vũ Thành Nhân - 18119179

Tp.HCM, tháng 06 năm 2021

 ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP.HCM
KHOA ĐIỆN – ĐIỆN TỬ
BỘ MÔN KỸ THUẬT MÁY TÍNH – VIỄN THÔNG

Thiết Kế Vi Mạch Tương Tự

Bài Báo Cáo Cuối Kỳ

TỔNG HỢP CÁC MẠCH TƯƠNG TỰ

NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH

Hướng dẫn: TS. Võ Minh Huân

Sinh viên: Tô Vũ Thành Nhân - 18119179

Tp.HCM, tháng 06 năm 2021

1
 LỜI CẢM ƠN

Để hoàn thành báo cáo môn học này, lời đầu tiên em xin gửi lời cảm ơn
chân thành đến các thầy cô của Trường ĐH Sư phạm kỹ thuật TP. Hồ Chí Minh
và các thầy cô khoa Điện - Điện tử đã hướng dẫn, trang bị những kiến thức nền
tảng và chuyên ngành giúp đỡ nhóm trong quá trình học tập, nghiên cứu.
Đặc biệt, em xin chân thành cảm ơn thầy Võ Minh Huân đã trực tiếp
hướng dẫn hướng thực hiện, giải đáp thắc mắc, đưa ra những nhận xét về kiến
thức chuyên ngành, cách để thực hiện tốt một bài thuyết trình giúp em báo cáo
tốt hơn. Qua đó em không ngừng tiếp thu để chuẩn bị cho việc học tập và làm
việc sau này.
Em xin chân thành cảm ơn!

TP. Hồ Chí Minh, tháng 06 năm 2021

Sinh viên thực hiện

2
 BẢN NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN
Điểm……………

3
 MỤC LỤC
Chương 1 Single-Stage Amplifiers.......................................................................7
1 Tổng quan........................................................................................................7
2 Ứng dụng.........................................................................................................7
3 Common-Source Stage....................................................................................8
3.1 Common-Source Stage with Resistive Load............................................8
3.2 Common-Source Stage with Diode Connected Load.............................12
Chương 2 Differential Amplifiers......................................................................15
1 Phân tích tính chất mạch...............................................................................15
1.1 Nội dung lý thuyết...................................................................................15
1.2 Mô phỏng tính chất.................................................................................16
1.3 Mô phỏng độ lợi mạch............................................................................18
Chương 3 Current Mirrors..................................................................................21
1 Current Mirrors cơ bản..................................................................................21
1.1 Cách tạo ra bản sao của dòng điện tham chiếu.......................................21

4
 1.2 Các điều kiện cần thiết............................................................................22
1.3 Mô phỏng................................................................................................24
2 Cascode Current Mirrors...............................................................................26
2.1 Nội dung lý thuyết...................................................................................26
2.2 Mô phỏng................................................................................................27
3 Hành vi tín hiệu lớn.......................................................................................29
3.1 Nội dung lý thuyết...................................................................................29
3.2 Mô phỏng................................................................................................30
Tài Liệu Tham Khảo...........................................................................................31

5
 DANH MỤC HÌNH

Hình 1: Bảng phân loại các mạch khuếch đại đơn tầng........................................7
Hình 2: Mạch khuếch đại Common-Source Stage with Resistive Load...............8
Hình 3: Đặc tuyến input - output...........................................................................9
Hình 4: MOSFET hoạt động như một diode.......................................................12
Hình 5: Basic differential pair.............................................................................15
Hình 6: Đường đặc tính input - output của mạch vi sai......................................16
Hình 7: Cặp vi sai cảm nhận sự thay đổi chế độ đầu vào common - mode........18
Hình 8: Các phương tiện khái niệm của việc sao chép dòng điện.....................21
Hình 9: Thiết bị diode-connected cung cấp chức năng nghịch đảo....................21
Hình 10: Basic Current Mirror............................................................................22
Hình 11: Ví dụ cho mạch không thực hiện chức năng sao chép dòng...............23
Hình 12: Các bước tạo ra mạch Cascode Current Mirror..................................26
Hình 13: (a)Mạch vi sai kết hợp active current mirror, (b)đường đặc tính của tín
hiệu lớn................................................................................................................29

6
 DANH MỤC TỪ VIẾT TẮT
CCM: Cascode Current Mirror.
BCM: Basic Current Mirror.
LNA: Low-noise amplifier.
CS: Commond – Source.
OTA: Operational Transconductance Amplifier.

7
 Chương 1 Single-Stage Amplifiers
1 Tổng quan
Khuếch đại là một chức năng cần thiết trong hầu hết các mạch tương tự và
mạch kỹ thuật số. Chúng ta thực hiện việc khuếch đại một tín hiệu bởi vì tín hiệu có
thể quá nhỏ để truyền tải, hay khắc phục nhiễu của giai đoạn tiếp theo, hoặc cung cấp
các mức logic cho một mạch kỹ thuật số. Mạch khuếch đại cũng đóng một vai trò quan
trọng trong hệ thống phản hồi.
Trong vi mạch tương tự, mạch khuếch đại đucợ chia thành bốn loại: Common-source,
Common-gate topologies, Source followers và Cascode configurations. Hình 1 dưới
đây thể hiện cái loại mạch khuếch đại thành phần của bốn mạch khuếch đại chính.

Hình 1: Bảng phân loại các mạch khuếch đại đơn tầng.

2 Ứng dụng
Mạch khếch đại được ứng dụng rất nhiều trong các thiết bị điện tử như điện
thoại di động, máy tính xách tay hay máy ảnh kỹ thuật số, tuy nhiên trong các thiết bị
này không sử dụng một mạch khuếch đại duy nhất mà có sự kết hợp của nhiều mạch
với nhau.
Lấy ví dụ điện thoại di động, bộ thu trong điện thoại phải cảm nhận và khuếch
đại được các tín hiệu nhỏ mà ăng-ten nhận được, do đó yêu cầu bộ khuếch đại "độ
nhiễu thấp" (Low-noise amplifier, LNA). Khi tín hiệu đi xuống chuỗi nhận, nó phải
được khuếch đại thêm bởi các pha bổ sung để đạt được mức cao chấp nhận được. Điều
này khá khó khăn vì ngoài tín hiệu mong muốn ở mức nhỏ, ăng ten còn thu nhận các
tín hiệu mạnh khác (gây nhiễu) - được truyền bởi nhiều người dùng khác trong cùng
một vùng lân cận. Bộ phát của điện thoại cũng sử dụng bộ khuếch đại: để khuếch đại
tín hiệu do micrô tạo ra, và cuối cùng, tín hiệu được chuyển đến ăng-ten. Khi tín hiệu
đi xuống chuỗi nhận, nó phải được khuếch đại thêm để đạt được mức cao chấp nhận
được. Điều này được cho là khó khăn vì ngoài tín hiệu mong muốn ở mức nhỏ, ăng ten
còn thu được các tín hiệu gây nhiễu khác do nhiều người dùng trong cùng một vùng
lân cận tạo ra. Bộ phát của điện thoại cũng sử dụng bộ khuếch đại để khuếch đại tín
hiệu do micrô tạo ra và chuyển tín hiệu đó đến ăng-ten.

8
3 Common-Source Stage
3.1 Common-Source Stage with Resistive Load
3.1.1 Nội dung lý thuyết
Nguyên lý hoạt động: nhờ tính truyền dẫn của MOSFET mà nó có thể chuyển
đổi các biến thể trong điện áp của cổng nguồn (những biến thể đó là sự thay đổi về
nhiệt độ, kích thước vật lý, công suất,…) thành dòng xả tín hiệu nhỏ, có thể đi qua
điện trở để tạo điện áp đầu ra. Hình 2 dưới đây thể hiện mạch cấu trúc một mạch
Common-Source (CS) Stage with Resistive Load.
Lưu ý, mạch CS Stage nhận tín hiệu đầu vào tại cực cổng và tạo tín hiệu đầu ra
tại cực máng.

Hình 2: Mạch khuếch đại Common-Source Stage with Resistive Load.

Về đặc tuyến input – output, hình 3 thể hiện mối liên hệ giữa điện áp ngõ vào và
ngõ ra, từ hình dưới ta thấy được, khi điện áp ngõ vào bằng 0V và tăng dần lên,
transistor tắt và VDD được nối thẳng ra Vout. Khi Vin tăng dần đến điện áp ngưỡng
Vth, transistor bắt đầu bật và kéo dòng điện từ RD và hạ thấp Vout, ta có

Lưu ý rằng, trong phần này chúng ta sẽ bỏ qua sự điều chế channel – length, nhìn vào
công thức trên, chúng ta thấy rằng khi Vin càng tăng thì Vout sẽ giảm xuống, và bóng
bán dẫn tiếp tục hoạt động trong chế độ bão hòa cho đến khi Vin vượt quá Vout bởi
Vth (điểm A trong hình). Tại thời điểm này, ta có

Khi Vin> Vin1, thì transistor sẽ nằm trong vùng triode:

9
 Hình 3: Đặc tuyến input - output.

Vì độ dẫn điện giảm khi transistor ở trong vùng triode, nên ta phải đảm bảo rằng Vout
> Vin - Vth, do đó dòng điện hoạt động ở phía bên trái của điểm A trong hình 3. Sử
dụng các công thức ở trên cho đặc tính input - output và xem độ dốc của nó là mức
tăng tín hiệu nhỏ, ta có được công thức độ lợi như sau

Vth,n=0.378V
Vth,p=-0.321

10
3.1.2 Mô phỏng
1. Trước tiên ta cần vẽ mạch để sử dụng cho quá trình mô phỏng, trong mạch này,
các giá trị được cài đặt như sau: VDD = VDC = 1.2V, RD = r = 100K Ohm,
W/L = 0.26u/0.13u, biên độ ngõ vào là 5mV.

2. Tiếp theo ta cần xác định điểm hoạt động Q của mạch (điểm bias), ở đây điểm
Q có giá trị là 537,575mV.

11
 3. Tiến hành mô phỏng, kết quả được thể hiện như hình bên dưới, ta thấy rằng
biên độ ngõ ra Vout có giá trị là khoảng 26mV, như vậy mạch đã khuếch đại
ngõ vào Vin lên khoảng 5 lần.

Nhìn vào kết quả trên, ta thấy được ngõ ra ngược pha 180 độ so với ngõ vào – được
thể hiện bằng dấu trừ trong công thức độ lợi Av ở trên.
Ngoài giá trị điện trở ở trên, em đã thực hiện kiểm tra mạch ở hai giá trị khác, kết quả
được thể hiện ở bảng dưới đây
RD W/L Vin Biên độ Biên độ Độ Av(ly
Vin Vout khuếch thuyet)
đại (thuc
te)
200K 487.812mV 5mV 32mV 6.4
300K 462.388mV 5mV 36mV 7.2

Nhận xét: khi tăng giá trị RD thì đội khuếch đại của mạch sẽ tăng, như vậy kết quả mô
phỏng đúng với công thức lý thuyết đã trình bày ở trên.

12
3.2 Common-Source Stage with Diode Connected Load
3.2.1 Nội dung lý thuyết
Trong công nghệ CMOS, rất khó để chế tạo các điện trở được kiểm soát chặt
chẽ giá trị hoặc kích thước vật lý hợp lý. Do đó, chúng ta mong muốn thay thế điện trở
RD trong mạch Common-Source Stage with Resistive Load bằng một bóng bán dẫn
MOS. MOSFET có thể hoạt động như một điện trở tín hiệu nhỏ nếu cực cổng và cực
máng của nó bị ngắn mạch, được thể hiện ở hình 3.2.1.1. Cấu hình này thể hiện hành
vi tín hiệu nhỏ tương tự như điện trở.

Hình 4: MOSFET hoạt động như một diode.

Từ lý thuyết, ta có được công thức tính độ lợi của mạch:

Từ công thức trên suy ra được, để độ lợi của mạch tăng, ta cần tăng tỉ lệ (W/L)1 - L1
giữ nguyên và tăng W1, và giảm tỉ lệ (W/L)2 – L2 giữ nguyên và giảm W2.

13
3.2.2 Mô phỏng
1. Trước tiên ta cần vẽ mạch để sử dụng cho quá trình mô phỏng, các thông số
được cài đặt như sau: L1 = L2 = 0.13u, W1 = 3.25u, W2 = 0.26u, VDD = VDC
= 1.2V, biên độ ngõ vào là 5mV.
Dự đoán kết quả: áp dụng công thức độ lợi của mạch ở trên, với μn ≈ 2μp, tỉ lệ
kích thước (W1/L1)/(W2/L2) là 12.5, thì độ lợi của mạch có giá trị là 5.

2. Xác định điểm hoạt động Q có giá trị là 422,351mV.

14
 3. Biên độ ngõ ra có giá trị là 18mV, như vậy mạch đã khuếch đại ngõ vào lên
khoảng 3.6 lần.

Bảng dưới đây thể hiện kết quả mô phỏng ở trên và một số kết quả đo được với W1 và
W2 khác nhau.
W1 W2 Biên độ Biên độ Độ lợi Độ lợi
Vin Vout mô lý thuyết
phỏng
3.25u 0.26u 5mV 18mV 3.6 5
3.5u 0.2u 5mV 21mV 4.2 5.9
15
 3.75u 0.16u 5mV 22mV 4.4 6.8
Nhận xét:
 Theo kết quả mô phỏng, khi tăng W1 và giảm W2 thì độ lợi sẽ tăng, điều này
đúng với nội dung lý thuyết đã trình bày ở trên.
 Ta thấy rằng, độ lợi mô phỏng so với lý thuyết có sự chênh lệch, điều này là do
trong công thức tính độ lợi lý thuyết đã bỏ qua sự điều chế channel-length.

Chương 2 Differential Amplifiers

1 Phân tích tính chất mạch
1.1 Nội dung lý thuyết

Hình 5: Basic differential pair.

Cài đặt mạch mô phỏng trước khi phân tích

Hình 5 thể hiện một mạch khuếch đai vi sai cơ bản và chúng ta sẽ sử dụng mạch này
để đi phân tích tính chất của bộ khuếch đại vi sai. Để thực hiện điều này, chúng ta sử
dụng nguồn dòng ISS để làm cho ID1 và ID2 độc lập với Vin. Do đó, nếu Vin1 =
Vin2, dòng phân cực của mỗi bóng bán dẫn bằng ISS/2 và đầu ra Vout là VDD -
RD*ISS/2. Ngoài ra, chúng ta sẽ cho Vin1 và Vin2 ngược pha với nhau.
Phân tích
Đầu tiên, Vin1 < Vin2: Lúc này Vin1 rất thấp và đang tăng dần, Vin2 đang bằng
VDD nên M1 tắt và M2 bật, ID1 = 0 và ID2 = ISS. Do đó, Vout1 = VDD và Vout2 =
VDD – ISS*RD2.
Khi Vin1 tăng dần đến Vin2: M1 được bật (Vin1 > Vth), kéo 1 phần của ISS từ RD1
và hạ thấp Vout1 (tức là M1 bật, có dòng ID1≠ 0, Vout1 = VDD – ID1*RD1). Vì ID1
+ ID2 = ISS, nên dòng điện tại M2 sẽ giảm và làm cho Vout2 tăng (Vout2 = VDD –
ID2*RD2, ID2 giảm làm cho tích giảm, hiệu tăng), được thể hiện trong hình 6(a).
16
Khi Vin1 = Vin2: ID1 = ID2 = ISS/2 và chúng ta có Vout1 = Vout2 = VDD –
RD*ISS/2.
Khi Vin1 > Vin2: M1 mang dòng điện lớn hơn M2 và Vout1 nhỏ hơn Vout2. Khi mà
Vin1 dần bằng VDD và Vin2 dần bằng 0, dòng ID1 dần bằng ISS, M2 dần tắt. Kết quả
là, Vout1 = VDD – ISS*RD1, Vout2 = VDD (do M2 tắt nên VDD đi thẳng ra Vout2).
Hình 6 thể hiện biểu đồ Vout1 - Vout2 so với Vin1 - Vin2. Lưu ý rằng mạch hình 5
chứa ba đại lượng vi phân: Vin1 - Vin2, Vout1 - Vout2 và ID1 - ID2.

Hình 6: Đường đặc tính input - output của mạch vi sai.

1.2 Mô phỏng tính chất

1. Sử dụng hình 5 để vẽ mạch phục vụ cho quá trình mô phỏng, để đảm bảo mạch
mô phỏng đúng với nội dung trong phần “cài đặt mạch mô phỏng trước khi
phân tích”, chúng ta sử dụng idc = 10uA làm nguồn dòng ISS, Vin1 mắc vào
cực dương và Vin2 mắc vào cực âm của nguồn VDC để hai đại lượng này
ngược pha nhau.

17
2. Tiến hành mô phỏng, kết quả được cho như hình bên dưới

18
Nhận xét: Điểm giao nhau của hai đường là thời điểm Vin1 = Vin2, theo lý thuyết
Vout1 = Vout2 = Vout = VDD – RD*ISS/2
 RD = RD1 = RD2 = 200k Ohm.
 ISS = 10uA.
 VDD = 1.2V.
Vout = 1.2 – (200k*10u)/2 = 0.2V = 200mV.
Theo mô phỏng, dùng thước đặt vào đo ta được kết quả như hình trên, Vout = 200mV.
 Kết quả mô phỏng đúng với nội dung lý thuyết.

1.3 Mô phỏng độ lợi mạch

Trước khi vào mô phỏng chúng ta cần lưu , vì độ lợi của mạch lớn nhất tại thời điểm
Vin1 = Vin2, vậy nên trong lần mô phỏng này, chúng ta cho Vin 1 = Vin2 bằng cách
nối chúng với cùng một nguồn. Mạch mô phỏng lần này được thể hiện như hình bên
dưới. Sử dụng hình 7 cho lần mô phỏng này.

Hình 7: Cặp vi sai cảm nhận sự thay đổi chế độ đầu vào common - mode.

19
1. Mô phỏng.
 Đầu tiên chúng ta cần tìm điểm bias của mạch bằng cách mắc mạch như
hình dưới đây.

 Kết quả thu được như hình bên dưới, điểm bias có giá trị là 452.369mV.

 Sau khi có được điểm bias, ta đổi nguồn vdc thành nguồn Vsource và tiến
hành mô phỏng độ lợi của mạch (biên độ của sóng ngõ vào là 10mV).

20
 Kết quả thu được như hình bên dưới.

 Biên độ ngõ ra bằng 69mV, độ lợi của mạch là 6.9.

21
 Chương 3 Current Mirrors
1 Current Mirrors cơ bản
1.1 Cách tạo ra bản sao của dòng điện tham chiếu

Hình 8: Các phương tiện khái niệm của việc sao chép dòng điện.

22
Lấy hình 5 làm ví dụ, làm thế nào để ta đảm bảo rằng Iref bằng Iout ? Đối với
MOSFET, nếu ID = f(VGS), tức là ID có sự phụ thuộc vào VGS, thì VGS = f ^ (- 1)
(ID). Nghĩa là, nếu như tại dòng Iref tồn tại một điện áp mà làm cho bóng bán dẫn
phân cực , thì nó tạo ra VGS = f ^ (- 1)(Iref) (hình 6). Do đó, nếu điện áp này được áp
dụng cho cổng và cực nguồn của MOSFET thứ hai, dòng điện tạo ra là Iout = f [f ^ (-
1) (Iref)] = f(VGS) = Iref (hình 7). Hay nói cách khác, hai thiết bị MOS giống hệt nhau
có điện áp cổng bằng điện áp nguồn và hoạt động ở trạng thái bão hòa thì sẽ mang
dòng điện bằng nhau.

Hình 9: Thiết bị diode-connected cung cấp chức năng nghịch đảo.

Hình 10: Basic Current Mirror.

Hình trên thể hiện cấu trúc của mạch current mirror cơ bản, nếu bỏ qua sự điều chế
channel-length, ta có được các công thúc như sau

23
Từ công thức trên, ta thấy rằng mạch cho phép sao chép chính xác dóng điện mà
không chịu sự phụ thuộc vào nhiệt độ cũng như quá trình. Ta cũng thấy rằng, việc sao
chép dòng điện chỉ phụ thuộc vào tỉ lệ kích thước thiết bị, một đại lượng mà người
thiết kế có thể kiểm soát được.
Cần lưu ý rằng, mặc dù ở trên có nói là nếu các thiết bị MOS giống nhau sẽ tạo ra
dòng điện bằng nhau. Tuy nhiên trong thiết kế, tùy vào mục đích mà ta có thể sao chép
dòng điện với tỉ lệ khác nhau chứ không nhất thiết lúc nào cũng phải bằng nhau.
1.2 Các điều kiện cần thiết
Ở phần trên ta đã nói về cách tạo ra dòng sao chép, bằng cách tạo ra mối liên hệ giữa
Iref, VGS và Iout. Nhưng trong thiết kế, làm thế nào để tạo ra được mối liên hệ đó,
cách đơn giản là thực hiện theo các điều kiện dưới đây.
Như ta thấy, mối liên hệ giữa Iref, VGS và Iout là một mối liên hệ nhân – quả, mối
liên hệ này được thể hiện qua hai phương trình sau
Phương trình 1: VGS = f ^(-1)(Iref).
Phương trình 2: Iref = f(VGS).
Phương trình 3: Iout = f [f ^(- 1)(Iref)] = f(VGS) = Iref.
Ở phương trình 1 và 2, ta thấy rằng cần tạo ra một điện áp từ Iref, tức Iref là nguyên
nhân và VGS là kết quả. Tuy nhiên, MOSFET chỉ làm được điều này với điều kiện là
đucợ cấu hình như một diode connected và mang dòng Iref (M1 ở hình).
Ở phương trình 3, yêu cầu rằng MOSFET thứ hai phải biết được rằng VGS được đưa
vào cổng nguồn của nó là từ Iref tạo ra, và do đó dòng Iout tại MOSFET thứ hai phụ
thuộc vào VGS này, ở đây, VGS là nguyên nhân và Iout là kết quả. Qua hai phương
trình trên, ta thấy được rằng VGS giống như một cây cầu nối giữa Iref và Iout lại với
nhau.
Tổng hợp các điều trên, ta thấy rằng để có thể sao chép được dòng điện thì cần tạo ra
mối liên hệ giữa dòng điện tham chiếu và dòng sao chép. Như trong hình 11 dưới đây,
vì Vb do một nguồn điện tạo ra chứ không do Iref, dẫn đến không có mối liên hệ giữa
Iref và Iout, nên Iout trong trường hợp này không phải là dòng sao chép của Iref.
24
 Hình 11: Ví dụ cho mạch không thực hiện chức năng sao chép dòng.

1.3 Mô phỏng
1. Từ sơ đồ mạch ở hình, em vẽ được mạch mô phỏng như hình dưới đây với các
thông số cài đặt như sau:
 VDD = Vdc = 1.2V
 Iref = idc = 10uA.
 W1/L1 = W2/L2 = 2u/1u.
 Theo như nội dung lý thuyết, vì tỉ lệ kích thước hai MOSFET là 1, nên
Iout sẽ bằng Iref.

25
 2. Tiến hành mô phỏng, kết quả được cho như hình dưới đây.

Ta có được dòng Iref bằng 10uA, trong khi dòng Iout bằng 10.2655uA, tỉ lệ hai dòng
này xấp xỉ bằng 1. Bảng dưới đây thể hiện các kết quả mô phỏng với tỉ lệ kích thước
hai MOSFET lần lượt là 1, 2 và 3.
W1/L1 W2/L2 Tỉ lệ Iref Iout Tỉ lệ Tỉ lệ
kích thước dòng điện dòng điện
qua qua
mô phỏng lý thuyết
2u/1u 2u/1u 1 10uA 10.2655u 1.02 1
26
 A
1u/0.5u 2u/0.5u 2 10uA 21.1423u 2.11 2
A
1u/0.5u 3u/0.5u 3 10uA 31.8285u 3.18 3
A
Nhận xét:
Ta thấy được kết quả mô phỏng có sự chênh lệch so với kết quả lý thuyết. Nguyên
nhân là trong công thức lý thuyết đã bỏ qua hiệu ứng điều chế channel-length, chính
hiệu ứng này đã làm cho kết quả mô phỏng không giống với kết quả lý thuyết.

27
2 Cascode Current Mirrors
2.1 Nội dung lý thuyết
Ở phần trên em đã trình bày về basic current mirror, nhận thấy rằng với mạch
cơ bản này, kết quả mô phỏng bị ảnh hưởng khá nhiều bởi hiệu ứng channel-length.
Nhìn lại hình 7 ở trên, nếu tính luôn cả hiệu ứng này, ta có được công thức sau đây

Với ID1 là Iref và ID2 là Iout.

Để ngăn chặn ảnh hưởng của channel-length trong mạch Current Mirror, chúng ta có
thể buộc VDS2 phải bằng VDS1, cách thức được được trình bày dưới đây.
* Cách thực hiện
Điều chúng ta cần làm ở đây là đảm bảo VDS2 phải bằng VDS1 và cả hai
không đổi. Để làm được điều này, ta có thể áp dụng mạch Cascode trong chương
Mạch khuếch đại đơn tầng, vì mạch này có thể che chắn cho current source, do đó làm
giảm các biến thể điện áp trên nó, từ đó giảm các tác nhân làm thay đổi điện áp. Trong
hình 9(a), mặc dù mạch tương tự có thể cho phép VP thay đổi đáng kể, VY tương đối
không đổi (VDS2 = VD2 – VS2, với VD2 = VY). Tuy VY gần như không đổi, dẫn
đến VDS2 cũng vậy, nhưng chúng ta vẫn chưa đảm bảo được rằng VDS2 = VDS1.

Hình 12: Các bước tạo ra mạch Cascode Current Mirror.

28
Chúng ta cần tạo ra một Vb sao cho Vb - VGS3 = VDS1 (= VGS1), tức là Vb = VGS3
+ VGS1. Nói cách khác, Vb có thể được thiết lập bởi hai thiết bị kết nối diode mắc
nối tiếp [hình 9(b)], với điều kiện VGS0 + VGS1 = VGS3 + VGS1, và do đó VGS0 =
VGS3. Bây giờ chúng ta gắn bộ tạo Vb của hình 9(b) đến cascode current source, kết
quả như trong hình 9(c), kết quả này cho phép sao chép chính xác dòng điện.
Tóm tắt lại, ta cần tạo ra một Vb và làm cho VGS0 = VGS3, để làm được điều
này, cách thức rất đơn giản, đó là chọn L2 = L1 và chia tỷ lệ W2/W1 (chiều dài kênh
dẫn L không được thay đổi) để thu được bội số mong muốn của Iref. Tương tự, để
VGS3 bằng VGS0, ta chọn L3 = L0 và chia tỉ lệ W3/W0 bằng W2/W1. Trong thực tế,
L3 và L0 được đặt giá trị tối thiểu cho phép để giảm thiểu chiều rộng của MOSFET,
trong khi L1 và L2 có thể dài hơn trong một số trường hợp (giảm điều chế channel-
length, hiện tượng không khớp).
2.2 Mô phỏng
1. Từ hình 9(c), ta vẽ được mạch phục vụ cho việc mô phỏng với các thông số
thiết đặt như sau:
 VDD = Vdc = 1.2V.
 W3/L3 = W0/L0 = 0.26u/0.13u.
 W2/L2 = W1/L1 = 2.6u/1.3u.
 Iref = idc = 10uA.
 Theo lý thuyết, Iout = Iref = 10uA.

29
 2. Tiến hành mô phỏng, kết quả được cho như hình dưới đây với
Iout = 10.0019uA.

Bảng dưới đây thể hiện các kết quả mô phỏng với tỉ lệ kích thước của W3/W0
và W2/W1 lần lượt là 1, 2 và 3.

So sánh kết quả trên với kết quả của Basic Current Miror.
Tỉ lệ dòng điện Iout và Tỉ lệ dòng điện Iout và Iref qua mô phỏng
Iref qua lý thuyết Basic Current Mirror Cascode Current Mirror
1 1.02 1.00019
2 2.11 2.02
3 3.18 3.04
Nhận xét:
Dựa vào bảng so sánh trên, dễ thấy được rằng sai số của Cascode Current Mirror
(CCM) thấp hơn nhiều so với sai số của Basic Current Mirror (BCM). Như vậy, sự ảnh
hưởng của hiệu ứng điều chế channel-length trên CCM đã giảm đi rất nhiều so với trên
BCM. Tuy nhiên, chúng ta không thể triệt tiêu hoàn toàn hiệu ứng này, bởi trong thực
tế, các hiệu ứng bất lợi luôn tồn tại và do đó, việc của chúng ta là hạ thấp nhất có thể
sự ảnh hưởng của các hiệu ứng bất lợi này.

30
3 Hành vi tín hiệu lớn
3.1 Nội dung lý thuyết
Chúng ta nghiên cứu hành vi tín hiệu lớn của mạch với mục đích kiểm tra xem
với nguồn vào là nguồn điện có mức điện áp lớn thì mạch sẽ có dạng sóng đặc trưng
như thế nào.

Hình 13: (a)Mạch vi sai kết hợp active current mirror, (b)đường đặc tính của tín hiệu lớn.

Cài đặt: hình 10(a) được sử dụng để nghiên cứu hành vi tín hiệu lớn, mạch này
có tên gọi là OTA - operational transconductance amplifier. Trong mạch này, M5 hoạt
động như một nguồn dòng bằng cách cấp Vb bằng VDD, ta để ý rằng M3 và M4 được
ghép như một Current Mirror. Để thực hiện hành vi nghiên cứu tín hiệu lớn, chúng ta
cho Vin1 và Vin2 ngược pha nhau 180 độ.
Đầu tiên, khi Vin1 < Vin2, Vin1 tăng dần từ 0V, M1 tắt vì không có điện áp
vào, dẫn đến M3 không được nối xuống đất, M3 tắt kéo theo M4 cũng tắt. Khi này vì
không có dòng điện nào từ VDD, cả M2 và M5 hoạt động trong vùng triode (VD nhỏ,
VGS – Vth > VDS) và không mang dòng điện, do đó, Vout = 0V.
Tiếp theo, khi Vin1 tiến gần bằng Vin2, Vin1 khác 0 và lớn hơn điện áp
ngưỡng, M1 bật kéo theo M3 và M4 bật, M3 kéo một phần dòng điện từ M5, Khi đó
điện áp đầu ra phụ thuộc vào sự khác biệt giữa ID4 và ID2. Đối với một sự khác biệt
nhỏ giữa Vin1 và Vin2, cả M2 và M4 đều bão hòa, mang lại mức tăng cao.
Cuối cùng, khi Vin1 > Vin2 (Vin1 vượt qua Vin2 và Vin2 giảm xuống), ID1, |
ID3 |, và | ID4 | tăng và ID2 giảm, cho phép Vout tăng và cuối cùng đẩy M4 vào vùng
triode. Khi Vin2 giảm xuống bằng 0V, M2 tắt, M4 hoạt động trong vùng triode sâu với
dòng điện bằng không, và Vout = VDD.

31
3.2 Mô phỏng
1. Từ hình 10(a) và nội dung cài đặt, em vẽ được mạch mô phỏng như hình dưới
đây.

2. Mô phỏng và kết quả được cho như hình bên dưới.

Nhận xét: kết quả mô phỏng đúng với kết quả lý thuyết trong hình 10(b).

32
 Tài Liệu Tham Khảo

[1] B. Razavi, Design of Analog CMOS Integrated Circuit Second Edition, New
York: McGraw-Hill Education, 2017.

33