Đây là IC tạo kiểm 8 bit từ D0 đến D7, bit parity có thể dùng là chẵn hay

lẻ. 2 ngõ ra là EVEN (lẻ ra) và ODD (chẵn ra). 2 ngõ PE (lẻ vào) và PO (chẵn
vào) dùng trong trường hợp cần nối chồng nhiều IC để có mạch tạo kiểm
nhiều bit hơn. Cách nối sẽ là đưa từ ngõ ra chẵn và ngõ ra lẻ tới ngõ vào
chẵn và vào lẻ. 2 ngõ vào lẻ và vào chẵn cũng như 2 ngõ ra lẻ và ra chẵn
phải không được bằng nhau khi kiểm parity. Khi ngõ vào parity nào
không dùng thì phải nối mức thấp.

Gồm 2 bộ đếm BCD độc lập (counter 1 và counter 2) đếm từ 0 đến 9 tương tự như IC 7490. - Mỗi bộ
đếm có 1 đầu vào xóa (Reset), không có các đầu vào lập (Set) và các đầu vào nạp dữ liệu. Reset dùng để
xóa chân nối với nó về 0. - Mỗi bộ đếm có 4 trigger JK mắc thành hai bộ đếm không đồng bộ mod 2 và
mod 5 độc lập - Lối vào xung nhịp clockA và lối ra QA là của bộ đếm mod 2. - Lối vào xung nhịp clockB và
các lối ra QB, QC, QD là của bộ đếm mod 5. - Một bộ đếm của IC 74390 có thể tạo nên các mod đếm từ
mod 2 đến mod 10, và IC 74390 có thể đếm đến mod100, tùy theo cách mắc các chân của IC. - Các bộ
đếm mod nhỏ hơn 10 có thể thiết lập bằng cách nối các chân Q với Reset một cách thích hợp, có thể
dùng thêm các cổng AND nếu cần thiết.Ví dụ: đếm mod 8: nối QD(8) với Reset, đếm mod 9: nối QA(1) và
QD(8) với Reset qua 1 cổng AND.
Như đã thấy ở trên IC sẽ bao gồm các chân chức năng sau:

+ D0(4), D1(3),……D7(12) là các chân dữ liệu ngõ vào.

+ S( chân 7 ) : chân Enable, tích cực mức thấp.

+ Y( 5 ), W( 6 ) : ngõ ra, Y = Dx ; W = /Dx ( với Dx là ngõ vào được chọn nối với ngõ ra ).

+ A( 11 ), B( 10 ), C( 9 ) : Các chân chọn Dx nối với Y,W. Với bảng chân trị sau:
 Inputs outputs L :Mức thấp

Select H :Mức cao

S Y W
C B A Chỉ cần cho S
X X X H L H xuống mức thấp thì đầu
ra sẽ được nối với đầu
L L L L D0 /D0 vào dữ liệu nào chỉ còn
phụ thuộc vào các thông
L L H L D1 /D1 số ở 3 chân Select ( A, B,
C).
L H L L D2 /D2
Ví dụ : Tôi muốn
L H H L D3 /D3 đọc dữ liệu của CTHT
được nối với chân D4 tôi
H L L L D4 /D4 chỉ cần cho : A=L, B=L
và C=H.
H L H L D5 /D5
Chân W là chân
H H L L D6 /D6 lấy bù dữ liệu đầu vào
được chon. Thay vì dùng
H H H L D7 /D chân Y đưa dữ liệu vào
CPU ta cũng có thể dùng

chân này, tuỳ theo cách mắc đầu kia của CTHT ( nếu dùng chân này bạn nên mắc đầu kia lên
VCC ).

Cũng có thể tăng số CTHT lên gấp đôi nhưng chỉ mất thêm 1 Bit của CPU theo sơ đồ
dưới đây.

Bây giờ sẽ có 4 chân Select A, B, C, D trong đó A là bit thấp nhất và D là bit cao nhất,
tương ứng với cách chọn như sau :
 Outputs
Inputs
Y( số chỉ
D C B A CON16)
L L L L 1

L L L H 2

… … … … …

H H H H 16

Sơ đồ logic của IC 74164

Khi chân CLR là mức thấp
thì các ngõ ra Q0 đến Q7 đều
là mức thấp.
- Khi xung CK tác động cạnh
xuống thì ngõ ra không thay
đổi trạng thái.
- Khi CLR mức cao và CK
tác động cạnh lên thì trong 2
ngõ vào A, B nếu có 1 ngõ
Khi chân CLR là mức thấp
thì các ngõ ra Q0 đến Q7 đều
là mức thấp.
- Khi xung CK tác động cạnh
xuống thì ngõ ra không thay
đổi trạng thái.
- Khi CLR mức cao và CK
tác động cạnh lên thì trong 2
ngõ vào A, B nếu có 1 ngõ
Khi chân CLR là mức thấp
thì các ngõ ra Q0 đến Q7 đều
là mức thấp.
- Khi xung CK tác động cạnh
xuống thì ngõ ra không thay
đổi trạng thái.
- Khi CLR mức cao và CK
tác động cạnh lên thì trong 2
ngõ vào A, B nếu có 1 ngõ
Khi chân CLR là mức thấp
thì các ngõ ra Q0 đến Q7 đều
là mức thấp.
- Khi xung CK tác động cạnh
xuống thì ngõ ra không thay
đổi trạng thái.
- Khi CLR mức cao và CK
tác động cạnh lên thì trong 2
ngõ vào A, B nếu có 1 ngõ
- Khi chân CLR là mức thấp thì các ngõ ra Q0 đến Q7 đều là mức thấp

Khi xung CK tác động cạnh xuống thì ngõ ra không thay đổi trạng thái
Khi CLR mức cao và CK tác động cạnh lên thì trong 2 ngõ vào A, B nếu có 1 ngõ vào
mức thấp thì ngõ ra Q0 là mức thấp và các ngõ Q1 đến Q7 sẽ có giá trị tương ứng từ Q0
đến Q6

Khi CLR mức cao và CK tác

động cạnh lên, nếu 2 ngõ vào
đều mức cao thì Q0
Khi CLR mức cao và CK tác động cạnh lên, nếu 2 ngõ vào đều mức cao thì Q 0 mức cao
và Q1 đến Q7 có giá trị tương ứng từ Q0 đến Q6.

Nguyên lí hoạt động của IC 74164

Khi có xung CK đầu tiên tác động cạnh lên vào chân CLK của IC thì dữ liệu ngõ vào A
và B sẽ được dịch đến ngõ ra Q0, trạng thái của các ngõ ra khác không thay đổi

- Khi xung CK tiếp theo tác động thì dữ liệu ngõ ra Q0 sẽ được dịch đến ngõ ra Q1, dữ
liệu tiếp theo từ chân A và B sẽ được dịch đến Q0, trạng thái của các ngõ ra còn lại không
thay đổi.

Cứ tiếp tục như thế đến khi

xung thứ 8 tác động thì dữ
liệu đầu tiên đã được dịch
Cứ tiếp tục như thế đến khi xung thứ 8 tác động thì dữ liệu đầu tiên đã được dịch đến ngõ
ra cuối cùng Q7. Dữ liệu ngõ vào dịch đến Q0 và dữ liệu ở Q0 dịch qua Q1.
- Như vậy, dữ liệu đưa vào nối tiếp đã được lấy ra song song ở cả 8 ngõ ra sau 8
Như vậy, dữ liệu đưa vào nối tiếp đã được lấy ra song song ở cả 8 ngõ ra sau 8 xung CK
tác động. Khi có xung thứ 9 tác động thì dữ liệu từ ngõ vào sẽ được chuyển đến ngõ ra
đầu tiên, trạng thái logic ở các ngõ ra khác sẽ được dịch phải 1 bit, trạng thái logic ở ngõ
ra cuối cùng sẽ tự động biến mất.

Sơ đồ khối:
Dãy tín

hiệu vào
Bô hợp kênh Bô phân kênh
XUNG CLK ( Chuyển từ song ( chuyển từ nối tiếp
( 1 HZ ) song sang nối sang song song)
tiếp)
IC 74151 IC 74138

Hiê n Thị Kiểm tra tính chẵn

Nếu số chữ số 1 là lẻ
lẻ thì LED sang