Chương 4: Mạch dãy

Học viện Kỹ thuật mật mã

Nội dung
Có 2 loại mạch logic: Mạch tổ hợp và mạch dãy.
3.1 Khái niệm:
Những khái niệm cơ bản, phân loại, các phương pháp biểu diễn chức năng
của mạch điện.
3.2 Mạch FF:
Nguyên lý hoạt động, ký hiệu logic, đặc tính chức năng của mạch chốt
3.3 Phân tích và thiết kế mạch dãy
Các phương pháp phân tích, thiết kế. Các ví dụ minh họa.
3.4 Các mạch dãy thông dụng
Bộ đếm, bộ ghi dịch

2
4.1 Khái niệm

3
3.1.1 Các khái niệm cơ bản và đặc điểm
của mạch dãy
Đặc điểm chức năng logic của mạch:

Tín hiệu đầu ra ổn định tại mọi thời điểm, không chỉ quyết định bởi giá trị
của tín hiệu đầu vào, mà còn bởi trạng thái ban đầu của mạch.

Đặc điểm kết cấu

 Bao gồm: mạch tổ hợp và mạch nhớ (do các bộ chốt hoặc các FF cấu tạo)

 Trạng thái ra của mạch nhớ phải hồi tiếp về đầu vào của mạch tổ hợp,
cùng với tín hiệu đầu vào quyết tín hiệu đầu ra của mạch

 Những mạch dãy điển hình: bộ đếm, bô đọc/ viết nhớ, bộ ghi dịch,
máy phát xung tín hiệu.

4
 Phương pháp biểu diễn chức năng logic của mạch dãy

1. Biểu thức logic:

Hàm đầu ra

Hàm trạng thái

Hàm kích
Trong Trạng thái hiện tại của mạch chốt
đó: Trạng thái tiếp theo

5
 Phương pháp biểu diễn chức năng logic của mạch dãy

2 ． Bảng trạng thái

Còn gọi là bảng chuyển đổi trạng thái, dùng các ô cột để mô tả
quá trình chuyển đổi trạng thái của mạch dãy

3 ． Đồ hình trạng thái

Bằng phương pháp biểu diễn hình học mô tả mối quan hệ giữa
các điều kiện chuyển đổi và trạng thái chuyển đổi

4 ． Giản đồ thời gian

Phản ánh dưới tác dụng của xung clock và tín hiệu đầu vào, giản
đồ sóng biến đổi như thế nào các trạng thái trong và trạng thái
tín hiệu đầu ra của mạch.
6
 Phân loại mạch dãy

1 ． Dựa vào các Flip-flop chịu sự điều khiển của xung clock:
 Mạch dãy đồng bộ: Các trạng thái của bộ nhớ trong mạch gồm các
FF đều dưới điều khiển của xung Clk mà thay đổi
 Mạch dãy khộng đồng bộ: Các trạng thái trong của FF chịu sự điều
khiển của nhiều xung CLK hoặc không chịu sự điều khiển của Clk

2 ． Dựa vào mối quan hệ giữa đầu ra và đầu vào:

 Mạch dãy kiểu Mealy: Tín hiệu đầu ra không chỉ phụ thuộc và các
trạng thái trong mà còn phụ thuộc vào đầu vào của mạch. Tức:

 Mô hình Moore: Tín hiệu đầu ra chỉ phụ thuộc vào trạng thái trong
của mạch. Tức:

7
4.2 FLIP-FLOP (Trigo)
Chức năng: Dưới tác dụng của tín hiệu nhập, mạch có thể
chuyển từ trạng thái này (0 hoặc 1) sang trạng thái khác (1
hoặc 0)
Đặc điểm: có khả năng nhớ. Tín hiệu đầu ra không chỉ phụ
thuộc vào tín hiệu nhập hiện tại, mà còn phục thuộc vào trạng
thái ban đầu của mạch.
Các Tri-gơ thông dụng
D-FF, JK-FF, RS-FF, T-FF

8
4.2.1 RS- FF

RS-FF có thể do cổng NOR (hoặc NAND) tạo

thành. R, S tích cực ở mức cao.

Ｑ Ｑ

Ｑ Ｑ
G1 ≥ 1 ≥ 1 G2 S R

R S
（a （b）
a)Mạch logic (b)Kí hiệu
Nguyên lý hoạt động
Ｑ Ｑ ① Khi R=0 ， S=0→Mạch giữ
nguyên trạng thái
Ｑ Ｑ
② Khi R=0, S=1→Q=1 ， Mạch
G1 ≥ 1 ≥ 1 G2 S R
setup ‘1’ ；
01 010 ③ Khi
R S R=1 ， S=0→Q=0 ， Mạch xóa
a)Mạch logic (b)Kí hiệu ‘0’;④ Khi R=1, S=1, Q=0,
Q=0 ， Đây là tổ hợp cấm xuất
hiện. Chính là điều kiện cần và đủ
của RS-FF

10
 Bảng chức năng
R S Qn+1 Chức năng

0 0 Qn ko đổi
1 0 0 Lập 0
0 1 1 Lập 1
1 1 × Cấm
Vẽ bảng Karnaugh cho Qn+1

n 1
Pt đặc trưng Q S R Q n

R S  0
Điều kiện mạch

NX: Do khi S=R=1 thì Q=Q=0, bởi vậy mạch cho kết
quả sai, bởi vậy để mạch hoạt đông, thì tín hiệu nhập
không được xuất hiện S=R=1tức cần điều kiện S·R =
0. 11
 Kí hiệu logic
Nhập Xuất
Chức năng
Q Q Q Q
S R S R Qn+1
1 1 0 0 Qn Ko đổi
1 0 0 1 0 Lập 0
S R S R
0 1 1 0 1 Lập 1
0 0 1 1 ko xđ Cấm S R S R
Khi lấy đảo đầu vào, tức điện thế của FF sẽ phải lấy ngược
nhau. Nhưng đặc tính thì tương đồng.
Chú Hai đầu
　　 Làmvàorõ
không
điệnđược phépcực
thế tích xuấtcủa
hiệnđầu
hai vào
ý: điện thế cùng tích cực.

S (S) có điện thế tích cực, FF sẽ setup

R (R) ở mức tích cực, mạch reset. 12
Bảng kích và đồ hình chuyển đổi trạng thái

Căn cứ vào bảng trạng thái của đầu vào của trạng
thái hiện tại Qn và trạng thái tiếp theo Qn+1 , ta lập bảng
kích của RS-FF
Ｑn R S Ｑn+1
Bảng kích
0 0 0 0 Qn → Qn+1 R S
1 0 0 1
0 0 1 1 0 0 × 0
1 0 1 1 0 1 0 1
0 1 0 0
1 1 0 0
1 0 1 0
0 1 1 × 1 1 0 ×
1 1 1 ×
13
 Đồ hình chuyển Đồ hình chuyển đổi trạng thái
đổi trạng thái của FF biểu diễn sự biến đổi trạng
thái này sang trạng thái khác hay
không thay đổi trạng thái cần có điều
Qn → Qn+1 R S
kiện của tín hiệu nhập (R,S).
0 0 × 0 S=1, R=0
0 1 0 1
S=0 S=×
1 0 1 0 R=× 0 1 R=0
1 1 0 ×
S=0, R=1

Trên hình, dùng 2 vòng tròn để thay thế có hai trạng thái
ổn định của FF, dùng mũi tên để biểu diễn phương hướng
chuyển đổi của trạng thái, bên trên mũi tên là điều kiện chuyển
đổi trạng thái.

14
4.2.2 D-FF
(1) Nguyên lý hoạt động và cấu tạo cơ bản
① Tín hiệu nhập D ＝ 0:
② Tín hiệu nhập D ＝ 1:

(2) Phương trình đặc trưng và bảng trạng thái: (a) Mạch logic

Bảng trạng thái

Chức năng

Reset về ‘0’
(b) Ký hiệu
Set lên ‘1’

15
4.2.2 D-FF

Phương trình đặc trưng

Clk tích cực sườn dương

(3) Đồ hình trạng thái của D-ff

16
4.2.2 D-FF
（ 4 ） Giản đồ thời gian của D-FF

Mạch tích cực ở sườn dương Mạch tích cực ở sườn âm

(5) Đặc điểm:

 Có chức năng reset và set
 Chịu sự điều khiển của xung clk
 Làm việc nhiều với cơ chế đồng bộ
 Khả năng chống nhiễu mạnh
17
4.2.3 JK-FF

(1) Nguyên lý hoạt động:

Khi xung clk tích cực ở sườn âm:
①Khi J=K=0, D=Q, Mạch không thay đổi:
②Khi J=0,K=1, D=0, Trạng thái của mạch về ‘0’:
③Khi J=1,K=0, D=1, Trạng thái của mạch lên ‘1’:
④Khi J=K=1, D= , trạng thái của mạch lật:

(a) Mạch logic (b) Kí hiệu

18
4.2.3. JK-FF

（ 2 ） Bảng chức năng và phương trình đặc trưng của JK- FF

Bảng trạng thái của JK

Chức năng

Giữ nguyên

Reset về ‘0’

Set lên‘1’

Lật

19
4.2.3 JK-FF

(2) Đồ hình chuyển đổi

20
4.2.3 JK-FF
(4) Giản đồ thời gian:

(5) Đặc điểm:

 Chức năng gồm: giữ nguyên, lật trạng thái, reset và set
 Chịu sự điều khiển của xung clk
 Tính chống nhiễu cao

21
4.3.4. T-FF
(1) Kí hiệu

(2) Bảng chức năng và phương trình đặc trưng

Chức năng Phương trình đặc trưng

Giữ nguyên Tích cực

Lật

（ 3 ） Đồ hình trạng thái

22
4.3.4. T-FF
(4) Giản đồ thời gian:
Khi clk tích cực ở sườn dương ta có giản đồ sau:

(5) Đặc điểm của T:

 Gồm chức năng giữ nguyên và lật trạng thái
 Chịu điều khiển của các xung clk
 Kháng nhiễu mạnh
23
BẢNG ĐẦU VÀO KÍCH CỦA CÁC LOẠI FF

VIP
n n+1
Q Q RS D JK T

0 0 X0 0 0X 0

0 1 01 1 1X 1

1 0 10 0 X1 1

1 1 0X 1 X0 0
4.3 Phân tích mạch dãy
1 ． Các bước phân tích mạch dãy

Bước 1: Căn cứ vào mạch logic, viết các biểu thức hàm số logic
của đầu ra và các trạng thái kích của FF.

Bước 2: Từ biểu thức của các trạng thái kích viết phương trình
trạng thái tiếp theo của mạch

Bước 3: Vẽ bảng chuyển đổi trạng thái

Bước 4: Đặt các giá trị ban đầu, vẽ bảng chuyển đổi trạng thái và
giản đồ thời gian

Bước 5: Phân tích nói rõ chức năng hoạt động của mạch

25
4.3 Phân tích mạch dãy
2 ． Các ví dụ phân tích
Ví dụ 1: Phân tích mạch sau, vẽ đồ hình và giản đồ thời gian

Hàm đầu ra: Hàm kích của các tri-gơ:


 J 0  Q2
n  J  Q n

 J 2  Q1
n
Y Q Q Q
n n n  1 0
2 1 0   
 K 0  Q2
n
 K1  Q0
n
   K
 2  Q 1
n

26
4.3 Phân tích mạch dãy

Bước 2: Viết phương trình trạng thái tiếp theo

Từ phương trình đặc trưng: Q n 1  J Q n  KQ n

Q0n 1  J 0 Q0n  K 0Q0n  Q2n Q0n  Q2nQ0n  Q2n

Q1n 1  J1 Q1n  K1Q1n  Q0n Q1n  Q0nQ1n  Q0n
Q2n 1  J 2 Q2n  K 2Q2n  Q1n Q2n  Q1nQ2n  Q1n

27
4.3 Phân tích mạch dãy

Bước 3: Lập bảng chuyển đổi trạng thái

Trạng thái hiện tại Trạng thái tiếp theo Đầu ra

Q2n Q1n Q0n Q2n 1 Q1n 1 Q0n 1 Y

0 0 0 0 0 1 1
0 0 1 0 1 1 1
0 1 0 1 0 1 1
0 1 1 1 1 1 1
1 0 0 0 0 0 0
1 0 1 0 1 0 1
1 1 0 1 0 0 1
1 1 1 1 1 0 1
4.3 Phân tích mạch dãy
Bước 4: Vẽ đồ hình chuyển đổi trạng thái và giản đồ thời gian
Giả sử trạng thái ban đầu của mạch là: 000
 Đồ hình:

 Giản đồ:

29
4.3 Phân tích mạch dãy
Bước 5: Phân tích chức năng của mạch:
Chức năng mạch: Mạch logic sau 6 xung clock là 1
chu kỳ, mỗi một xung CLK thì 3 tri-gơ FF0,FF1,FF2
tiến hành thay đổi trạng thái, khi trạng thái của
Q2Q1Q0 là 100 thì đầu ra là 0, còn các trường hợp
khác là 1.

30
4.3 Phân tích mạch dãy
Về hiện tượng chạy đua của mạch:
 Trạng thái hoạt động: là những trạng thái được sử dụng. Ví dụ:
000,001,011,111,110,100.
 Hoạt động tuần hoàn: các trạng trạng hoạt động tạo thành vòng tuần hoàn.
 Trạng thái không hoạt động: Những trạng thái không sử dụng tới. Ví dụ:
010 và 101.
 Hoạt động không tuần hoàn: do các trạng thái không hoạt động tạo thành.
 Mạch chạy đua không nguy hiểm: trong mạch dãy, mặc dù tồn tại những
trạng thái không hoạt động, nhưng các trạng thái đó sau khi qua một số xung
CLK có thể đi vào vòng hoạt động tuần hoàn.
 Mạch chạy đua nguy hiểm: Mạch dãy tồn tại những vòng tuần hoàn không
hoạt động, mạch sẽ không thể tự động khởi động

31
4.3 Phân tích mạch dãy
Ví dụ 2: Phân tích mạch sau, vẽ đồ hình trạng thái và
giản đồ thời gian, nêu chức năng của mạch.
Bước 1: Viết biểu thức của mạch
Mạch gồm 4 đầu ra, đó là Y0,Y1, Y2,Y3
Hàm đầu ra của mạch gồm:

Hàm kích của các tri-gơ:

32
4.3 Phân tích mạch dãy
Bước 2: Biểu thức hàm số các trạng thái
tiếp theo:
n 1
Q 0  J 0 Q  K 0Q  1.Q  1.Q  Q
n
0
n
0
n
0
n
0
n
0
n 1
Q 1  J1 Q  K Q  Q Q  Q Q
1
n
1 1
n n
0 1
n n
0 1
n

Bước 3: Vẽ bảng chuyển đổi trạng thái:

TT hiện tại TT tiếp theo Đầu ra
Q1n Q0n Q1n 1 Q0n 1 Y0 Y1 Y2 Y3
0 0 0 1 1 0 0 0
0 1 1 0 0 1 0 0
1 0 1 1 0 0 1 0
1 1 0 0 0 0 0 1

33
4.3 Phân tích mạch dãy
Bước 4: Vẽ đồ hình và giản đồ thời gian
Giả sử trạng thái ban đầu của mạch là: 000
 Đồ hình:

 Giản đồ:

Bước 5: Chức năng mạch:

Từ giản đồ thời gian ta thấy, mạch logic là mạch phát tín hiệu tuần tự xuất ra
4 xung clock
34