Address decoder

Pengawasandi Alamat

Sudjadi
2020
postman
Electricity distribution
telephon
Wireless telephon
 Data dan alamat di internet
• WWW : IP Address : www.youtube.com
• File di internet :
https://www.youtube.com/watch?
v=O_iu48VTRDE
• Email : sudjadi@gmail.com
– sudjadi@lecturer.undip.ac.id
accessing memory
(read and write)

PARALEL

Berapa line?
Terlalu banyak pin
Device chip select

Memory write memori

DATA BUS

Memory read CS

memori

CS
Decoding address
data bus
Read data
memori 1
Write Data
read

write

MPU
memori 2

address
decoding

address bus
 Memory read/write

MEMORY READ MEMORY WRITE

ADDRESS BUS

address valid address valid

CS
READ

WRITE

DATA BUS
Memory mapping
m00 m00 0

Y0
m10 m10 1
A0 Y1
decoder/

MPU
A1 demux/
BIN to DEC
A2 Y2 m20
4 ke 16 m20 2
A3

tabel kebenaran Y15

decoder
A3 A2 A1 A0 '0' m150 F
m150
0 0 0 0 Y0
0 0 0 1 Y1
0 0 1 0 Y2
0 0 1 1 Y3
memori peta alamat
1 1 1 1 Y15 memory
 Seleksi chip memory/IO
• Hanya ada 1 chip yang terseleksi pada satu
saat, artinya satu alamat hanya boleh untuk satu
chip.
• Tetapi satu chip boleh memiliki lebih dari satu
alamat.
• Chip memory ditulis 1x8, artinya hanya ada satu
lokasi dengan organisasi 8 bit databus.
• Chip memory 64Kx8, artinya ada 64K lokasi
dengan lebar data bus 8 bit.
Organisasi memory/IO
1x8 4x4 1024x1
A0 A0
cs
A1 A1

8 bit Data cs

4 bit Data
A0

A1 4x8 A9

cs cs

8 bit Data 1 bit Data

 Organisasi memory
8Kx8
• 1K=1024 A0

• 1Kbit=1024bit A1

• 1Kbyte=1024x8 bit

A12

cs

8 bit Data
 Memory 4x8
m00 m00 0

A0 m01 m01 1

A1 m02 m02 2
m03 m03 3
4
Y0 5
6
A2 Y1 7

MPU
decoder
8
A3 2 ke 4 Y2
9
A
memori 2 B

Y3 m20 m20 C
tabel kebenaran
m21 m21 D
decoder
m22 m22 E
A3 A2 '0'
m23 m23 F

0 0 Y0
0 1 Y1
1 0 Y2 memori
Selektor Alamat peta alamat
1 1 Y3
Y0 0-3
memory
Y1 4-7
Y2 8-B
Y3 C-F
Memory 0

Memory 1
 Hardware address decoder
Selektor Alamat
A2
Y0=A3.A2 Y0 0-3

A3 Y1 4-7

Y1=A3.A2 Y2 8-B

Y3 C-F

Y0=A3.A2

Y0=A3.A2
 Case1: Or gate decoder
memori 1
m00 m00 0
m01 1
A0 m01
A1 m02 m02 2

A2 m03 m03 3
m20 4
m21 5
m22 6
m23 7

MPU
m10 8
m11 9
m12 A
memori 2 m13 B
A3 m20 C
m20
m21 m21 D
m22 m22 E
m23 m23 F

memori peta alamat

memory
 Case2: Or gate decoder
memori 1
m00 m00 0
m01 1
A0 m01
A1 m02 m02 2

A3 m03 m03 3
m00 4
m01 5
m02 6
m03 7
A2
MPU
m20 8
m21 9
m22 A
memori 2 m23 B
m20 m20 C
m21 m21 D
m22 m22 E
m23 m23 F

memori peta alamat

memory
 Address Conflict
CONFLICT
memori 1
m00 0
1
A0 m01
A1 m02 2
m03 3
m00 4
m01 5
A2 m02 6
m03 7

MPU
m20 8
m21 9
m22 A
memori 2 m23 B
m20 C
A3
m21 D
m22 E
m23 F

memori peta alamat

memory
Ruang memory 16 bit (A0….A15) =>64K
memory space
0000
0001
0002 1 Paragraph
256
0100
0101

1 Halaman
1024
0400
0401

1 Segment
65535

FFFE
FFFF
16 bit address decoding
16K 0000-3FFF

A0…A13 4000-7FFF

64K
8000-BFFF

A14
2 TO 4
A15
C000-FFFF

74139
 16 bit address decoding
Y0 8K
0000
0000-1FFF
Y1 2000
2000-3FFF
Y2 4000
A0…A12 4000-5FFF
Y3 6000
6000-7FFF
Y4 8000 64K
8000-9FFF
Y5 A000
A13 A000-BFFF
A14 decoder
34TO Y6 C000
ke 8 8 C000-DFFF
A15 E000
Y7
E000-FFFF FFFF

74138
 74138
3 to 8 address decoder
A0 A1 A2 ‘0’

000 O0

001 O1

010 O2 74138
011 O3

100 O4

101 O5

110 O6

111 O7
74139 2 to 4 address decoder

Yo
A
2 TO 4
B
Y3
Enable IC
 Penempatan chip
• Tidak boleh ada address ROM

conflict – 1 alamat ditempati

2 chip atau lebih
• Satu lokasi chip memory
RAM
atau I/O boleh memiliki lebih
dari satu (kelipatan 2^ (2, 4,
8, 16…)
• Optimal bila ruang yang I/O
ditempati chip dan kapasitas
chip sama.

MEMORY SPACE
 FFFF
Chip IC
ROM 8Kx8

ROM 8Kx8

9000-9FFF
ruang>kapasitas 8000-8FFF
RAM 16Kx8

IO 4Kx8 Space kosong 4000-5FFF

bisa ditempati chip lain
ruang<kapasitas 2000-3FFF

Ideal, ruang=kapasitas 0000-1FFF

0000
Blok diagram
A0 A0 Y2 8Kx8
A12
A0
A12 8Kx8
A12 Y0
A0

A12 16Kx8
A13

Y1
4Kx8

A13 A0 A11

Y4
A15
Wiring diagram
R Address bus
A0
A0 R
D0
Data bus
ROM
8Kx8
A12 A12
D7
uP D0 Y4
cs
R
D7 W
A0 D0
A13 RAM
A13
Decoder 4Kx8
D7
3 to 8
A11
74138 cs
A15 A15 Y3
 FFFF
Y7
4K
F000

A0
4K
A000
4K
9000
4K
uP 8000

7000 4K

DUPLICATE
A12 Decoder
A13 3 to 8 4K
2000
A14 74138 Y0
4K
A15 1000
4K
0000
Pembagian peta memori / sektorisasi
Y0
2m/2l

A0

2m
uP
m

Decoder
L to 2l Y2l-1
l
Am
Pengulangan di peta memori
Akibat adanya alamat yang menggantung setelah adderss decoder
Y0
2m/2l

A0

2n

2m
uP
m

Decoder
L to 2l
Y2l-1
l
Am
n
Pengulangan di peta memori
Akibat adanya alamat yang menggantung sebelum address decoder
2o memory

memory

A0

memory

o Y0 2m
uP
m

Decoder
L to 2l
Y2l-1
l
Am
n
 kesimpulan
• Jumlah ruang memori 2m
• Sektorisasi oleh address decoder sebanyak 2l
(sebanyak output address decoder)
• Bila ada n address line yang menggantung
setelah address decoder, maka sektorisasi
mempunyai alamat sebanyak 2n
• Bila sebelum address decoder ada o address
line yang tidak dapat measuk ke chip, atau
menggantung, maka dalam sektor tersebut,
alamat chip sebanyak 2o
 2M
Ruang memori/memory map
original data program memory I/O

ROM
RAM ROM ROM IO

RAM RAM

IO IO

RD,WR RD, WR PSEN RD,WR,MEM RD,WR,IO

original Intel 80xxx Zilog Z80

Wiring diagram Z80
 memory
A0
2732 Y0
A11 2732 6116
6116 Y1
Y2
Y3
A0 2732 Y0
6116
6116 Y1
A10 6116
Y2
Y3
2732 Y0
Z80 6116
Y0 Y1 6116 Y1
Y2
memreq Y3
2732 Y0
A12 2 ke 4 6116
6116 Y1
74139
Y2
A13 Y3
Decoder memori
 memory
A0
2732 Y0
A11 2732 6116
6116 Y1
Y2
Y3
A0 2732 Y0
6116
6116 Y1
A10 6116
Y2
Y3
2732 Y0
6116
Y0 Y1 6116 Y1
Y2
memreq Y3
2732 Y0
A12 2 ke 4 6116
6116 Y1
74139
Y2
A13 Y3
Decoder memori
 IO
A0

A1 8255

Z80
Y0

ioreq
A6 2 ke 4
74139
l A7
Decoder IO
eos