Tên môn học

ĐIỀU KHIỂN THỦY KHÍ VÀ LẬP TRÌNH PLC

Giảng viên: Trần Ngọc Hải
2.4.2. Phương pháp tối thiểu bằng biểu đồ Karnaugh

Đơn giản mạch logic bằng quy tắc đại số Boole thì khá phức tạp và không
trực quan, mặt khác rất khó thực hiện khi số biến n>3.
Vào năm 1953 nhà toán học Karnaugh (người Anh) đã phát triển một
phương pháp giải bằng biểu diễn đồ thị, gọi là biểu đồ Karnaugh (hoặc
bìa Karnaugh).
Đây là phương pháp thông dụng và đơn giản nhất, nhưng chỉ tiến hành
được với hệ có số biến n ≤ 6 (học phần này được ứng dụng cụ thể). Ở
phương pháp này cần quan sát và xử lý trực tiếp trên bảng Karnaugh.

2
2.4.2. Phương pháp tối thiểu bằng biểu đồ Karnaugh
Quy tắc của phương pháp là: Nếu có 2n ô có giá trị 1 nằm kề nhau hợp
thành một khối vuông hay chữ nhật thì có thể thay 2n ô này bằng một ô
lớn với số lượng biến giảm đi n lần.
Như vậy, bản chất của phương pháp là tìm các ô kề nhau chứa giá trị 1
(các ô có giá trị hàm không xác định cũng gán cho giá trị 1) sao cho lập
thành hình vuông hay chữ nhật càng lớn càng tốt. Các biến nằm trong
khu vực này bị loại bỏ là các biến có giá trị biến đổi, các biến được dùng
là các biến có giá trị không biến đổi (chỉ là 0 hoặc l). Tức là, bản chất của
phương pháp này được ứng dụng quy tắc đơn giản liên kết của Boole.

3
2.4.2. Phương pháp tối thiểu bằng biểu đồ Karnaugh

Phương pháp thiết lập biểu đồ Karnaugh:

- Biểu đồ KN biểu diễn 2n khối (n số biến), với biến và phủ định của biến;
- Thể hiện 2n trạng thái trong toàn khối (phép hội toàn phần), tức là phép
liên kết AND.
- Các khối lân cận luôn đảm bảo 1 biến thay đổi, các biến khác không đổi
(bao gồm các khối bìa  theo phương pháp cuộn biểu đồ);
- Biến và phủ định của biến được sắp xếp đối xứng;
- Khi chia miền với các biến lân cận (có thể trên cùng hàng hoặc trên
cùng cột) phải đảm bảo nguyên tắc 2n-1 khối.

4
 2.4.2. Phương pháp tối thiểu bằng biểu đồ Karnaugh
a) Biểu đồ Karnaugh với 2 biến
b b
Giả sử có 2 biến a và b 1 2

Các khối của dòng thứ nhất (1 và 2) gồm phủ định a 00 01

của biến a, khối của dòng thứ 2 (3 và 4) biến a. a .b a .b
3 4
Tương tự khối của cột thứ nhất (1 và 3) bao gồm a
10 11
phủ định của biến b, khối của cột thứ 2 (2 và 4) bao
a. b a.b
gồm biến b.
Ví dụ: Có phương trình logic với 2 biến sau L  a.b  a.b

Trong biểu đồ Karnaugh là 2 dạng phép hội toàn phần có trong phương
trình nằm kế cận nhau (cột 2). Hai dạng phép hội toàn phần kế cận nhau có
tính chất là một trong hai biến có giá trị thay đổi, thì biến thứ 2 không thay
đổi. Như ở trên, biến có giá trị thay đổi là b 5
2.4.2. Phương pháp tối thiểu bằng biểu đồ Karnaugh
Ta có thể kiểm chứng lại bằng quy tắc Boole:
b. a a L
Trong biểu đồ Karnaugh có 2 dạng phép hội toàn
a a 1
phần nằm kế cận nhau, thì lúc nào ta cũng có thể đơn
b.1 L b L
giản được. (Nằm kế cận nhau có nghĩa là trong cùng
c
một hàng hoặc trong cùng một cột). c
1 2

a 000 001 b
b) Biểu đồ Karnaugh với 3 biến a .b.c a . b .c
3 4
Với 3 biến ta có 23 = 8 dạng phép hội toàn a 010 011 b

phần nằm trong 8 Khối (được ký hiệu Khối 1 a .b. c

5
a .b.c
6
a 110 111 b
đến Khối 8) và được biểu diễn trên biểu đồ a.b.c
a.b. c
Karnaugh như sau
7 8
a 100 101 b
a. b . c a. b .c 6
 2.4.2. Phương pháp tối thiểu bằng biểu đồ Karnaugh
     
Ví dụ: Ta có phương trình logic với 3 biến sau L  a.b.c  a.b.c  a.b.c  a.b.c
Đơn giản bằng biểu đồ Karnaugh, biểu diễn mạch đơn giản như yêu cầu 5)

Từ L  Sơ đồ logic
a b c
Trên sơ đồ logic gồm có:
- 3 phần tử NOT;
1 1 1
- 4 phần tử AND với 3 cổng vào;
- 1 phần tử OR với 4 cổng vào.

 Tổng 8 phần tử.

L
1


 7
2.4.2. Phương pháp tối thiểu bằng biểu đồ Karnaugh
Đơn giản mạch logic bằng biểu đồ Karnaugh được thực hiện các bước sau
Trình tự:
Bước 1: Thiết lập biểu đồ Karnaugh;
Bước 2: Đánh dấu các khối có trong phương trình;
Bước 3: Chia miền (tìm các khối lần cận);
Bước 4: Đơn giản miền:
Bước 5: Tập hợp miền đơn giản  P.trình Logic đơn giản

8
 2.4.2. Phương pháp tối thiểu bằng biểu đồ Karnaugh
Biểu đồ Karnaugh:
Các khối có trong phương trình L: 3, 5, 6, 8 c c
1 2
Có 2 miền được chia: 000 001
a b
Miền 1: Khối 3, 5  L1
a .b.c a . b .c
Miền 2: Khối 6, 8  L2 3 4
Phương trình logic: a 010 011 b
a .b. c a .b.c
L1 a.b.c a.b.c L2 a.b.c a.b.c 5 6
a 110 111 b
b.c . a a a.c . b b
a.b. c a.b.c
a a 1 L1 b.c b b 1 L1 a.c 7 8
a 100 101 b
Vậy phương trình logic được đơn giản bằng biểu đồ a. b . c a. b .c
Karnaugh là:

L L1 L2 b.c a.c
9
 2.4.2. Phương pháp tối thiểu bằng biểu đồ Karnaugh
Sơ đồ logic đơn giản: Sơ đồ này chỉ còn lại 4 phần tử (giảm 4 phần tử, số cổng vào giảm)
+V _ -V I0.1 I0.2 a b c L
b c 0 0 0 0
a b c L 0 0 1 0
k2 I0.0 I0.2 Q1.0 0 1 0 1
a c
0 1 1 0
1 0 0 0
1 L 1 0 1 1
L 1 1 0 1
b
1 0 1 1 1 1
 a _ R
1 0 c
L
1 R k2
0 1 _ a
 c L
b c
1 0 R P c
b
1 0
k
0 21
P R
a
1 0 _ R R P
c
k2
L L1 L2 b.c a.c R
0 1
c
1 0 R P
10
P R
2.4.2. Phương pháp tối thiểu bằng biểu đồ Karnaugh

c) Biểu đồ Karnaugh với 4 biến c

1
c
2
c
3
c
4

Với 3 biến ta có 24 = 16 dạng phép a 0000 0001 0011 0010 b

hội toàn phần nằm trong 16 Khối 5 6 7 8

(được ký hiệu Khối 1 đến Khối 16). a 0100 0101 0111 0110 b
Giả sử có 4 biến a, b, c và d thì biểu 9 10 11 12

đồ Karnaugh biểu diễn như sau: a 1100 1101 1111 1110

b

13 14 15 16
a 1000 1001 1011 1010 b

d d d d

11
 2.4.2. Phương pháp tối thiểu bằng biểu đồ Karnaugh
Ví dụ: Ta có phương trình logic với 4 biến sau
          
L  a.b.c.d  a.b.c.d  a.b.c.d  a.b.c.d  a.b.c.d  a.b.c.d   a.b.c.d 
Đơn giản bằng biểu đồ Karnaugh, biểu diễn mạch đơn giản như yêu cầu 5)
Từ L  Sơ đồ logic
a b c d

1 1 1 1


Trên sơ đồ logic gồm có:


- 4 phần tử NOT;

 - 7 phần tử AND với 4 cổng vào;

 1
L - 1 phần tử OR với 7 cổng vào.

  Tổng 12 phần tử.

 12
2.4.2. Phương pháp tối thiểu bằng biểu đồ Karnaugh
Tương tự ở ví dụ biểu đồ Karnaugh với 3 biến
Trình tự:
Bước 1: Thiết lập biểu đồ Karnaugh;
Bước 2: Đánh dấu các khối có trong phương trình;
Bước 3: Chia miền (tìm các khối lần cận);
Bước 4: Đơn giản miền:
Bước 5: Tập hợp miền đơn giản  P.trình Logic đơn giản

13
 2.4.2. Phương pháp tối thiểu bằng biểu đồ Karnaugh
        
L  a.b.c.d  a.b.c.d  a.b.c.d  a.b.c.d  a.b.c.d  a.b.c.d   a.b.c.d   
Biểu đồ Karnaugh: 5 6 7 8 10 11
c
15
c c c
1 2 3 4
Các khối có trong phương trình L: 5, 6, 7, 8, 10, 11, 15
a 0000 0001 0011 0010 b
Có 3 miền được chia:
Miền thứ 1 gồm: khối 5, 6, 7 và 8  L1 5 6 7 8
a 0100 0101 0111 0110
Miền thứ 2 gồm: khối 6, 7, 10 và 11  L2 b

Miền thứ 3 gồm: khối 11 và 15  L3 9 10 11 12

Phương trình logic từng miền: a 1100 1101 1111 1110

b

L1 a.b.c.d a.b.c.d a.b.c.d a.b.c.d L2 a.b.c.d a.b.c.d a.b.c.d a.b.c.d 13 14 15 16

a 1000 1001 1011 1010 b
a.b.c.d a.b.c.d a.b.c.d a.b.c.d a.b.c.d a.b.c.d a.b.c.d a.b.c.d

d d . a.b.c d d . a.b.c c c . a.b.d c c . a.b.d d d d d

1. a.b.c 1. a.b.c a.b.c a.b.c 1. a.b.d 1. a.b.d a.b.d a.b.d L3 a.b.c.d a.b.c.d a.c.d . b b
c c . a.b 1. a.b a.b a a . b.d 1. b.d b.d a.c.d .1 a.c.d

Vậy phương trình logic được đơn giản bằng biểu đồ Karnaugh là:
L L1 L2 L3 a.b b.d a.c.d 14
 2.4.2. Phương pháp tối thiểu bằng biểu đồ Karnaugh
Sơ đồ logic đơn giản: Sơ đồ này chỉ còn lại 5 phần tử (giảm 7 phần tử, số cổng vào giảm)
L
L L1 L2 L3 a.b b.d a.c.d
d
a b c d +V _ 1 0
b a -V R
c
k2 L 1 0 _
d a
1 R k2 d
0 1 1 0
a
a c d 1 0 R R
 R b
P 1 0

L P R
 1 L
d
1 0

I0.1 I0.0
R
c _
I0.3 1 0 a
Q0.1 R
0
k2
1
d
1 0
I0.0 I0.2 I0.3 a
1 0 R R
R b
1 0
P 15
R
 Ví dụ ứng dụng tối thiểu bằng biểu đồ Karnaugh
Cho chu trình hoạt động của 2 xilanh (có thể 2 xilanh thủy lực hoặc 2 xilanh khí nén), thể
hiện qua biểu đồ trạng thái:

S0
Bước: 0 1 2 3 4 5≡1 Trong đó: S nút ấn khời động;
0
a1 a1 a0, a1, b0, b1: Các công tắc hành trình
Xilanh A A+, A-: Điều khiển xilanh A;
a0
B+, B-: Điều khiển xilanh B;
b1 b1
Xilanh B
b0
A+ B+ A- B- A+

Yêu cầu: - Tìm mối quan hệ giữa các tín hiệu vào/ra (phương trình logic);
- Vẽ mạch logic;
- Đơn giản mạch logic và vẽ mạch logic đơn giản;
- Vẽ mạch điều khiển thủy lực, điện - thủy lực; khí nén, điện - khí nén.
16
 Ví dụ ứng dụng tối thiểu bằng biểu đồ Karnaugh
Xác định các phần tử điều khiển: a0 a1 b0 b1
Xilanh A Xilanh B
a0 a1 b0 b1
Xilanh A Xilanh B

A B A B
A+ A- B+ B-
A B A B b a b a
+ - + -
A A B B
b a b a S PR S PR
a0 A a1 A
S PR S PR S0
A 1 0 1 0 1 0
a0 A a1
S0
1 0 1 0 P R P R P R
1 0
P R P R
P R
Xilanh A a0 a1 Xilanh B b0 b1

Xilanh A a0 a1 Xilanh B b0 b1

A+ A- S0 B+ B-

S0 S P R S P R
A+ A- B+ B-

S P R S P R
17
 Ví dụ ứng dụng tối thiểu bằng biểu đồ Karnaugh
S0
Xác định mối quan hệ vào/ra: Bước: 0 1 2 3 4 5≡1
a 0 a 1 b0 b1 a1
Phương trình logic: S0 a1
A+ = a0.b0.S0 A+ Xilanh A
 A+ a0
S
B+ = a1.b0
R A- b1
A- = a1.b1  -
A
Xilanh B
B- = a0.b1 B+
 B+
S
R
A+ B+ A- B- A+
 B- a0 a1 a1 a0
B-
b0 b0 b1 b1
Biểu đồ Karnaugh với 2 biến: S0
b0 b1 b0 b1 b0 b1
1 2 1 2 1 2
+ - + -
a0 A B a0 A A- A+ = b0.S0 a0 B B- B+ = a1
A- = b1 B- = a0
3 4 3 4
3 4 + - a1 + +
a1 + - a1 A A B B
B A
Đơn giản hành trình xilanh A Đơn giản hành trình xilanh B 18
 a0 a1 b0 b1
a0 a1 b0 b1 S0 Xilanh A Xilanh B
Phương trình logic đơn giản:
A+
A+ = b0.S0  A+
S
B+ = a1
R A-
A- = b1 A- A+ A- B+ B-

B- = a0 B+ B+ S P R S P R
S
B- R B- +24V 0V
S0 b0 A+

a0 a1 b0 b1 B+
Xilanh A Xilanh B a1

b1 A-

a0 B-
A B A B
A+ A- B+ B-
b a b a
+24V 0V +24V 0V
S S S0 b0 k1 k1 A+
A PR A A PR A
b0 b1 a1 a0
1 0 1 0 1 0 1 0 k2 k2 B+
a1
R P R P R P R
S0 A
b1 k3 k3 A-
1 0
P R a0 k4 k4 B-
 Bài tập 1: Ứng dụng tối thiểu bằng biểu đồ Karnaugh

Cho chu trình hoạt động của 2 xilanh (có thể 2 xilanh thủy lực hoặc 2 xilanh khí nén), thể
hiện qua biểu đồ trạng thái:
S0
Bước: 0 1 2 3 4 5≡1
Trong đó: S0 nút ấn khời động;
a1 a1 a0, a1, b0, b1: Các công tắc hành trình
Xilanh A A+, A-: Điều khiển xilanh A;
a0
B+, B-: Điều khiển xilanh B;
b1 b1
Xilanh B
b0
A- B+ A+ B- A-
Yêu cầu: - Tìm mối quan hệ giữa các tín hiệu vào/ra (phương trình logic);
- Vẽ mạch logic;
- Đơn giản mạch logic và vẽ mạch logic đơn giản;
- Vẽ mạch điều khiển thủy lực, điện - thủy lực; khí nén, điện - khí nén.
20
 Bài tập 2: Ứng dụng tối thiểu bằng biểu đồ Karnaugh
Cho chu trình hoạt động của 3 xilanh (có thể 3 xilanh thủy lực hoặc 3 xilanh khí nén), thể
hiện qua biểu đồ trạng thái:
S0
Bước: 0 1 2 3 4 5 6 7≡1

a1 Trong đó: S0 nút ấn khời động;

Xilanh A a0
a0 a0, a1, b0, b1, c0, c1: Các công tắc hành trình
b1 A+, A-: Điều khiển xilanh A;
Xilanh B B+, B-: Điều khiển xilanh B;
b0 b0 C+, C-: Điều khiển xilanh C;
c1
Xilanh C
c0 c0
A+ B+ A- C+ B- C- A+
Yêu cầu: - Tìm mối quan hệ giữa các tín hiệu vào/ra (phương trình logic);
- Vẽ mạch logic;
- Đơn giản mạch logic và vẽ mạch logic đơn giản;
- Vẽ mạch điều khiển thủy lực, điện - thủy lực; khí nén, điện - khí nén. 21