Professional Documents
Culture Documents
액정 디스플레이용 산화물 반도체 기술 연구 동향
액정 디스플레이용 산화물 반도체 기술 연구 동향
2
관심은 2004년 Fortunato 그룹이 20cm /Vs 이상의 고이
동도 특성을 갖는 ZnO 트랜지스터 제작을 발표하고 난
2)
이후에 시작되었다. 그러나 ZnO 박막은 증착과정에서
결정화가 매우 쉽게 발생하기 때문에 대면적향에 적합한
비정질상을 얻기가 쉽지 않고, 결정입계의 존재 때문에
TFT 소자의 이동도 및 문턱전압 산포 문제가 발생할 가
능성이 높은 단점이 있다.
평판디스플레이 소자의 투명 전도막으로 널리 이용되
는 InSnO와 InZnO 박막은 증착중 산소 분압을 적절히
Fig. 1. 디스플레이 해상도 및 Frame rate 증가에 따른 요구되는
TFT의 전계 이동도. 증가시킴으로써 반도체 성질을 띠게 제작할 수 있고, 비
교적 높은 이동도를 가질 수 있으나 공통적으로 In 양이
2
이상 우수한 10 cm /Vs가 얻어질 수 있기 때문에, 고해 온 함유량이 많이 누설전류가 높고 경신 변화 문제점과
상도 및 대면적 적용에 훨씬 유리하다. 열악한 DC, 광 신뢰성의 문제점이 있다.
한편, 정보 디스플레이 산업의 눈부신 성장에 발맞추 InGaZnO 반도체 재료는 2004년 Nature에 보고된 이후
어 초고화질, 초고선명 및 대형화 등을 포함하는 최신 기 가장 집중적인 연구 및 개발이 이루어진 물질이다. 먼저
술의 디스플레이 구동을 위해서는 4,000 x 2,000 이상의 비정질임에도 불구하고 높은 이동도를 갖는 이유는 전이
픽셀과 240 Hz 이상의 frame rate 및 70인치 이상의 화 금속 최외각 전자 중 방향에 따른 비등방성이 가장 작은
면 크기가 필요하다. 이러한 기술적 요구사항을 만족하 s 오비탈 파동함수 겹침이 전자밴드 전하 수송에 기여하
기 위해서는 각 픽셀에 영상정보를 기입하는 충전시간을 기 때문이라고 설명할 수 있다. 즉 비정질상태에서는 양
급격히 감소시켜야 하고 따라서 필요한 픽셀 트랜지스터 이온간의 결합각도의 무질서 (disordering)도가 증가하여
의 전계 이동도는 급격히 증가해야 한다 (Fig. 1). 향후에 도 s 오비탈의 파동함수 겹침은 큰 영향을 받지 않기 때
2
는 최신 기술의 디스플레이 소자에 적합한 TFT 소자 특 문에 결정성의 이동도와 1/10 이상에 해당되는 10 cm /Vs
성을 구현하기 위해서 고이동도를 갖는 신물질의 개발이 이상의 이동도가 관찰된다 (Fig. 2).
매우 중요하다. 본 기고에서는 비정질 산화물 TFT를 InGaZnO 물질에서 각각의 양이온의 역할은 상이하다.
LCD 제품에 응용하기 위해 소재, 공정 및 신뢰성의 현 In2O3는 이동도 개선제로, ZnO는 네트워크 형성제로,
기술을 소개하고 향후 LCD 제품에 산화물 반도체 적용 Ga2O3는 전하억제 및 네트워크 안정제로 역할을 하기 때
이 확대되기 위한 이슈를 소개한다. 문에 이동도, 전하농도 및 산소결함 농도제어가 가능하
2. 산화물 TFT 소재 및 공정
16 | | 세라미스트
CERAMIST
액정 디스플레이용 산화물 반도체 기술 연구 동향
12) 13)
할 수 있다(Fig. 6). 따라서 새로운 산화물 반도체 소재 이 증가하는 것으로 보고된바 있다 (Fig. 8).
로서 주목을 받고 있고, 양이온 조성변화에 따른 bias와 따라서 이러한 소자 열화를 개선하기 위해서는 손실된
온도에 따른 신뢰성에 대한 추가적인 연구가 지속적으로 산소원자를 공급하여야 하는데, 예를 들어 N2O 플라즈
진행되고 있다. 마 처리를 하게 되면 산소공공이 제거되면서 누설전류와
게이트 스윙 열화가 개선되는 것으로 알려져 있다. 그러
2.2. LCD용 산화물 TFT 공정 나 채널 보호막이 미리 형성되어 소스/드레인 형성과정
산화물 TFT 소자 구조는 기존 양산라인에 적용중에 의 열화를 근본적으로 차단할 수 있는 ES 구조에 상응하
있는 비정질 실리콘 반도체 소자에서 적용되는 기본 구 는 우수한 게이트 스윙 및 문턱전압 산포 특성을 백채널
조인 바텀 게이트 (bottom gate)가 유리한데, 채널 위의 에치구조에서 달성하기 위해서는, 열화를 최소화 할 수
구조에 따라 백채널 에치 (back channel etch, BCE) 방 있는 식각 공정, 후처리 및 패시베이션 증착공정 등의 추
식과 에치 스탑 (etch stop, ES) 방식 두 가지로 구분된 가 개발이 요구된다. 반면 ES 구조는 소스/드레인 증착
다. 먼저 BCE 방식은 생산성 관점에서 가장 유리하다. 전에 채널 위에 보호막을 미리 형성하기 때문에, S/D 식
이는 디스플레이 TFT 기판에 소요되는 마스크 스텝수를 각 관련 열화를 방지할 수 있게 매우 우수한 소자 특성
14,15)
가장 최소화할 수 있는 구조이기 때문이다. 및 균일성을 확보할 수 있다. 그러나 ES 구조를 제조
Fig. 7에 이러한 바텀 게이트 BCE 소자 구조의 단면 하는 과정에서 ES층 형성을 위한 PECVD 증착과 ES층
을 나타내었다. 그러나 소스/드레인 전극을 제외한 금속 패터닝을 위한 사진, 식각 공정이 추가되어 제조비를 상
배선을 플라즈마 기반의 건식 식각을 이용하여 제거할 승시키는 단점이 있다.
때 노출되는 IGZO 박막 표면은 화학, 물리적인 손상을 산화물 TFT 소자의 문턱전압 제어는 패널설계 관점에
받게 되는데 이러한 이유로 TFT 소자의 전달특성 서 매우 중요하다. 게이트에 전압을 인가하지 않을 때
(Transfer Characteristics)은 누설전류 증가 및 게이트 스 TFT 소자가 OFF 상태를 보장하는 것이 소모전력 관점
윙의 열화를 받는 것으로 알려져 있다. 이러한 원인은 아 에서 유리하다. 실리콘 반도체에서는 문턱전압 제어는
르곤 라디칼에 의해 표면에 가장 약한 In-O 결합의 산소 주로 채널에 엑셉터 및 도너를 이온주입으로 원하는 양
가 선별적으로 제거되면서 산소공공결함이 형성되고, 또 만큼 도핑시키는 방법을 이용하지만 산화물 반도체에서
한 3nm 두께의 In의 segregation이 형성과 관련된 트랩 는 이와 같은 이온주입 공정은 확립되어 있지 않다. 산화
물 반도체 기술의 장점은 결정화 및 이온도핑을 사용하
지 않는 점이기 때문에 문턱전압을 이온샤워 기술을 적
용하여 개발하는 것은 바람직하지 않기 때문이다. 산화
물 TFT 소자에서 문턱전압을 제어하는 방법은 크게 두
가지인데 첫 번째는 채널의 양이온와 음이온의 비율을
Fig. 7. 바텀 게이트 구조에서 (a) BCE 구조와 (b) ES 구조 비교. 조절하는 방법이고 두 번째는 채널 두께를 변화시키는
방법이다. 스퍼터링법에 의한 채널 증착 과정에서 산소
유량을 증가시키면, 채널 층에 산소공공농도가 감소하게
되고 따라서 전자농도 역시 감소하게 되어 문턱전압은
증가하게 된다 (Fig. 9).
실험결과에서 이와 같이 산소공공은 얇은 도너
(Shallow Donor)로서 작용하는 것으로 이해되고 있다. 한
Fig. 8. BCE 구조에서 S/D 에칭 데미지에 의한 TFT 특성 열화 및 원인. 편, 이론물리 계산결과에서는 결정성의 ZnO에서 산소공
18 | | 세라미스트
CERAMIST
액정 디스플레이용 산화물 반도체 기술 연구 동향
Fig. 10. IGZO 채널 두께 변화에 따른 TFT 문턱전압 의존성. 3.1. Negative bias illumination stress (NBIS) 안정성
산화물 TFT 소자에 NBIS를 인가할 때 발생하는 소자 Fig. 12. ZnO TFT 소자에 (b) PBIS와 (d) NBIS가 인가되었을 때
열화 특성 비교.
열화는 위에서 기술한 바와 같이 문턱전압이 음의 방향
으로 이동하는 현상이다. 그러나 흥미롭게도 게이트에
Positive Bias Illumination Stress (PBIS)를 인가할 때는
상대적으로 산화물 TFT 소자가 안정성을 보임이 알려져
있다 (Fig. 12).
이는 PBS가 인가될 때의 MIS 캐패시터의 전하분포가
NBS가 인가될 때와 다르기 때문이다 (Fig. 13). PBIS 조
건에서는 게이트에 인가한 양의 전압이 채널 표면에 축
적되는 자유전자에 의해 screening되므로 채널의 대부분
은 중성영역으로 존재할 것이다. 이러한 상태에서 밴드
갭 보다 큰 에너지를 갖는 광자가 입사되면 가전자에 전
자가 전도대로 여기 되어 전자-홀 쌍이 형성될 것이다.
그러나 이러한 형성된 과량의 전자, 홀은 PBIS가 제거되
면 곧 바로 재결합을 통해 평형상태로 빠르게 되돌아갈
것이다. 따라서 문턱전압의 이동은 크게 관찰되지 않는
다. 반면에 NBIS가 인가되면 채널 전체영역이 Fig. 13과 Fig. 13. PBIS와 NBIS 조건에서의 에너지 밴드 다이어그램과 전하
분포.
같이 공핍되고 따라서 채널 영역에는 전기장이 존재하게
된다. 빛에 의해 형성된 전자, 홀은 전기장에 의한 분리 서 NBIS가 제거되더라고 문턱전압의 음의 이동은 원래
되어 홀은 게이트/채널 계면 쪽으로 이동하고 전자는 채 대로 회복되지 못한다. 이를 홀트랩핑 (Trapping) 모델이
널 표면 쪽으로 이동하게 될 것이다. 계면에 쌓여 있는 라 하는데 실험적으로 게이트 절연체를 다른 물질을 적
홀은 계면 트랩이나 게이트 절연막으로 포획되거나 주입 용하여 확인할 수 있다.
되어 문턱전압을 음의 방향으로 이동시킬 수 있다. 따라 Fig. 14는 게이트 절연체로 SiNx와 SiO2를 사용했을
20 | | 세라미스트
CERAMIST
액정 디스플레이용 산화물 반도체 기술 연구 동향
Fig. 14. (a) SiNx와 (b)SiO2 게이트 절연막으로 제작된 IGZO TFT에
NBIS를 인할 때 IV 특성 열화와 에너지 밴드 다이어그램.
18)
때 NBIS 불안정성을 비교한 것이다. SiNx 소자의 경우
NBIS 인가에 따른 문턱전압의 음의 방향으로의 이동이
매우 크게 나타났으나 SiO2 소자의 경우 매우 문턱전압
의 이동이 크게 감소한 안정된 특성을 보여주고 있다. 이
러한 원인은 가전자 구조의 차이로 이해할 수 있는데 SiO2
의 경우 밴드갭이 8.0 eV 정도로 크기 때문에 홀의 에너
지 장벽이 충분히 높게 GI/채널 계면에서 형성된다. 따라
서 계면에 축적된 홀의 주입이 억제될 뿐만 아니라 SiO2 Fig. 16. (a) Unpassivated 소자와 (b) Passivated 소자의 광바이어
스 신뢰성 비교. 이를 설명하는 (c) photo-desorption 모델
와 IGZO 계면 정합성이 우수하여 계면 트랩 밀도가 작 과 (d) 에너지 밴드 다이어그램.
기 때문에 NBIS에 안정한 신뢰성을 보여준다. 반면에
SiNx의 경우 홀 장벽이 작은 SiNx 밴드갭 때문에 형성 다. 산소공공결함 모델은 결정성의 ZnO에서 관찰되는
되지 못해 홀 주입이 쉽게 발생하고, 이종계면에 근거한 Persistent Photo-conductivity (PPC) 현상을 설명하기 위
계면 트랩이 높아져서 문턱전압 불안정성이 증가하는 것 해 제안된 이론인데, 최근 비정질 IGZO에서도 유사한
20)
으로 이해된다. 산소공공 광전이가 발생할 수 있음이 계산된 바 있다.
NBIS 열화의 두번째 원인으로 산소공공결함 모델이 세번째 모델은 산화물 반도체 표면에 흡착된 산소 이
제안되었는데, 이는 Deep State인 중성 산소공공이 빛에 온이 빛에 의해 광탈착되는 과정에서 반도체층에 남게
2+
의해 V O 로 여기 되면서 이때 전도대에 기여되는 자유 되는 자유전자가 문턱전압의 열화를 일으킨다는 것인데,
전자 때문에 음의 문턱전압 이동을 보인다는 이론이다 이는 채널 보호막이 없는 샘플과 있는 샘플에서 NBIS
19) 2+
(Fig. 15). 이때 V
O 결함은 relaxation 과정을 거치면서 신뢰성이 현저하게 차이가 난다는 실험결과로부터 제안
21)
준안정상태로 전도대 근처에서 존재하므로 NBIS를 제 되었다. Fig. 16에서 확인할 수 있듯이 보호막이 없는
거한 이후에도 원래 중성 VO 상태로 회복되지 못하게 된 소자에서는 NBIS에 의한 열화가 현저하게 관찰되는 반
면에 보호막이 형성된 소자에서는 NBIS 열화가 크게 감 분야에서는 8세대급 이상의 대형 유리기판으로 확장되
소하는 결과가 그것이다 (Fig. 16). 어야 하는데 이에 대응하는 장비 개발이 진행되고 있지
않다.
3.2. NBIS 안정성 개선을 위한 후처리 기술
NBIS 불안정성의 원인계는 외부적인 요인과 반도체 3.3. NBIS 안정성 개선을 위한 소자 구조 개발
물질 본질적인 요인으로 구분이 가능한데 홀 트랩핑 모 위에서 기술한 바와 같이 산화물 TFT 소자의 전계이
델과 산소 광탈착 모델은 외부적인 요인에 근거한 것이 동도와 NBIS 광신뢰성은 강한 Trade-off 관계를 보이고
며 SiO2 흑은 Al2O3와 같은 우수한 절연물질을 게이트 있다. 일반적으로, 이동도와 문턱전압의 전기적 특성은
절연체 및 채널 보호막으로 사용하여 상당부분 억제할 채널층의 전자 농도에 의존하게 된다. 즉 채널의 전자농
수 있다. 그러나 산화물 반도체의 산소공공에 의한 열화 도가 증가하면 이동도는 증가하고 문턱전압은 음의 방향
의 경우 재료 본질적인 특성에 기인한 것이기 때문에 보 으로 급격한 이동을 보이게 된다. 이와 같이 기존의 인듐
다 중요한 문제일수 있다. 이와 같은 산소공공에 기인한 함유량이 많은 IZO 혹은 ITO 채널층을 사용하게 되면
광바이어스 신뢰성을 개선하기 위한 방법을 재료적 접근 이동도의 증가 및 문턱전압의 급격한 음의 방향으로의
과 구조적 접근으로 나누어 살펴보도록 하자. 먼저 재료 이동은 문제점으로 지적되었다. 이에 대한 해결책으로
2
적 접근법으로는 산소공공 결함을 억제할 수 있는 조성 이동도는 낮지만 (10 cm /Vs) 신뢰성이 우수한 IGZO 채
을 이용하는 것이다. 예를 들자면 IGZO 산화물 시스템 널층을 IZO 상부에 증착하여 IGZO/IZO 이중 채널 구조
에서 산소와 강한 결합력을 갖는 Ga 이온의 함유량을 늘 를 형성하는 방법이 제안되었다 (Fig. 17).
2
리면 산소공공 형성이 억제되어 NBIS 신뢰성을 개선시 이 경우 50 cm /Vs 이상의 이동도와 0V 근처의 문턱
킬 수 있다. 비슷한 방식으로 ZTO 반도체에 Zr을 도핑 전압 및 Bias 신뢰성의 우수한 특성을 나타낼 수 있다
27)
하여 산소공공 결함억제를 통해 광바이어스 불안정성을 (Fig. 18).
22)
개선시킨 보고도 있다. 그러나 이와 같은 양이온 최적 흥미 있는 사실은 이와 같은 이중채널 구조에서 우수
화 방법은 산소공공을 감소시키기 때문에 전자농도 역시 한 이동도와 전기적 안정성을 보고한 대부분의 결과에서
감소하게 되어 전계 이동도가 감소하는 문제점을 가지고 게이트 절연체 계면에 인접한 채널층의 두께가 약 5nm
있다. 일 때에 최적 조건에 해당한다는 사실이다. 이보다 계면
이는 산화물 반도체의 전도기구가 Percolation 채널층의 두께가 증가하면 문턱전압 값이 음의 방향으로
Conduction에 따르기 때문이다. 본 연구실에서는 양이온 급격히 이동할 뿐만 아니라 NBIS 인가시에 소자의 불안
은 고정된 상태에서 음이온의 구성원소인 산소 원자 혹 정성이 급증하는 문제점이 발견된다. 이에 대한 근본적
은 분자를 후처리를 통해 효과적으로 주입하며 이동도의 인 원인 규명은 이중채널 구조에서 열처리 공정 동안에
23)
저하 없이 광신뢰성을 개선시킬 수 있음을 발표하였다.
또한 오존이나 산소 플라즈마와 같은 후처리 공정을 통
해서도 비슷한 NBIS 신뢰성을 획기적으로 개선할 수 있
24,25) 2
음도 확인하였다. 특히 30 cm /Vs의 고이동도를 가
지면서도 우수한 광전기적 신뢰성을 확보하기 위해 채널
물질을 In 함유량이 50%가 넘는 IZO를 적용하고 후처
리로 고압 산소 열처리를 거치면 매우 우수한 소자를 제
26)
작할 수 있다. 그러나 아직 이와 같은 고압열처리 시스
템은 반도체 분야에서는 제작이 가능하지만, 디스플레이 Fig. 17. 이중 채널 구조의 장점을 나타낸 개념도.
22 | | 세라미스트
CERAMIST
액정 디스플레이용 산화물 반도체 기술 연구 동향
4. 결론 및 향후 전망
참고문헌
1. K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano,
and H. Hosono, “Room-temperature Fabrication of
Transparent Flexible Thin-film Transistors Using Amor-
Fig. 19. 산소 공공 주위에 Sn 원자 배위수 변화에 따른 산소공공 phous Oxide Semiconductors,” Nature, 432 488 (2004).
결함의 형성에너지 계산결과.
24 | | 세라미스트
CERAMIST
액정 디스플레이용 산화물 반도체 기술 연구 동향
22. B. S. Yang, M. S. Huh, S. H. Oh, U. S. Lee, Y. J. of the Photo-bias Stability of the Zn-Sn-O Field Effect
Kim, M. S. Oh, J. K. Jeong, C. S. Hwang, and H. Transistors by an Ozone Treatment,” J. Mater. Chem.,
J. Kim, “Role of ZrO2 Incorporation in the Suppres- 22 10994 (2012).
sion of Negative Bias Illumination-induced Instabili- 26. S. Y. Park, J. H. Song, C. K. Lee, B. G. Son, C. K.
ty in Zn-Sn-O Thin Film Transistors,” Appl. Phys. Lee, H. J. Kim, R. Choi, Y. J. Choi, U. K. Kim, C.
Letts., 98 122110 (2011). S. Hwang, H. J. Kim, and J. K. Jeong, “Improvement
23. S. H. Yang, K. H. Ji, U. K. Kim, C. S. Hwang, S. in Photo-Bias Stability of High-Mobility Indium Zinc
H. K. Park, C. S. Hwang, J. Jang, and J. K. Jeong, Oxide Thin-Film Transistors by Oxygen High-Pressure
“Suppression in the Negative Bias Illumination Insta- Annealing,” IEEE Electron Device Lett., 34 894 (2013).
bility of Zn-Sn-O Transistor Using Oxygen Plasma 27. S. I. Kim, C. J. Kim, J. C. Park, I. H. Song, S. W.
Treatment,” Appl. Phys. Letts., 99 102103 (2011). Kim, H. Yin, E. H. Lee, J. C. Lee, and Y. S. Park,
24. K. H. Ji, J. I. Kim, H. Y. Jung, S. Y. Park, R. Choi, “High Performance Oxide Thin Film Transistors with
U. K. Kim, C. S. Hwang, D. S. Lee, H. S. Hwang, Double Active Layers,” IEDM Tech. Dig., 73 1 (2008).
and J. K. Jeong, “Effect of High-pressure Oxygen 28. H. Y. Jung, Y. H. Kang, A. Y. Hwang, C. K. Lee, S.
Annealing on Negative Bias Illumination Stress- W. Han, D. H. Kim, J. U. Bae, W. S. Shin, and J.
induced Instability of InGaZnO Thin Film Transis- K. Jeong, “Origin of the Improved Mobility and Photo-
tors,” Appl. Phys. Letts., 98 103509 (2011). Bias Stability in a Double-channel Metal Oxide Tran-
25. B. S. Yang, S. H. Park, S. H. Oh, Y. J. Kim, J. K. sistor,” Scientific Rep., 4 3765 (2014).
Jeong, C. S. Hwang, and H. J. Kim, “Improvement
정재경 원주연
2002년 서울대학교 재료공학과 박사 2013년 인하대학교 신소재공학부 학사
2003년 일리노이 주립대학 박사후 과정 2013년-현재 인하대학교 신소재공학과
2004년 삼성 SDI 중앙연구소 책임연구원 석사과정
2009년 인하대학교 신소재공학과 부교수