Professional Documents
Culture Documents
HCM
TRƯỜNG ĐẠI HỌC BÁCH KHOA
_________________________________
Luận văn thạc sĩ được bảo vệ tại Trường Đại học Bách Khoa, ĐHQG Tp.
HCM ngày . . . . . tháng . . . . năm 2021
Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm:
(Ghi rõ họ, tên, học hàm, học vị của Hội đồng chấm bảo vệ luận văn thạc sĩ)
1.
2.
3.
4.
5.
Xác nhận của Chủ tịch Hội đồng đánh giá LV và Trưởng Khoa quản lý
chuyên ngành sau khi luận văn đã được sửa chữa (nếu có).
Sử dụng phần mềm Matlab và Altair Feko để nghiên cứu và tính toán tác động của
hiện tượng cảm ứng sét lên các hệ thống pin năng lượng mặt trời. Từ đó, đưa ra
được giải pháp phù hợp nhằm bảo vệ các thiết bị khi hiện tượng xảy ra.
III. NGÀY GIAO NHIỆM VỤ: 24/02/2021
IV. NGÀY HOÀN THÀNH NHIỆM VỤ:
V. CÁN BỘ HƯỚNG DẪN: TS. Nguyễn Nhật Nam
TRƯỞNG KHOA
LỜI CÁM ƠN
Kiến thức rộng lớn muôn màu muôn vẻ, nắm bắt được kiến thức và làm
chủ được công nghệ là một hành trình gian khổ và vất vả. Trên con đường
thành công đó không có sự thành công nào mà không gắn liền với sự hỗ trợ,
giúp đỡ dù ít hay nhiều, dù trực tiếp hay gián tiếp. Trong suốt quá trình học tập
tại trường Đại học Bách Khoa TP.HCM em đã nhận được sự giúp đỡ tận tình
của các thầy cô giáo, điều đó thật đáng quý và trân trọng.
Với lòng biết ơn sâu sắc nhất, em xin gửi lời cảm ơn đến quý thầy cô
giáo trường Đại học Bách Khoa TP.HCM, đặc biệt là các thầy cô bộ môn Hệ
thống điện, khoa Điện – Điện tử đã truyền đạt cho em những kiến thức bổ tích,
giúp em khắc phục được nhiều thiếu sót trong quá trình học tập, nghiên cứu và
làm việc.
Đặc biệt, em xin gửi đến Tiến sĩ Nguyễn Nhật Nam người đã tận tình
hướng dẫn, giúp đỡ em trong suốt quá trình thực hiện luận văn này lời cảm ơn
sâu sắc nhất. Xin chân thành bày tỏ lòng biết ơn đến các thành viên Phòng
nghiên cứu Hệ thống điện, Trung tâm Đào tạo và Nghiên cứu Phát triển, Công
ty Cổ phần Tư vấn Xây dựng Điện 2 đã không ngừng hỗ trợ, tạo mọi điều kiện
tốt nhất cho em trong suốt thời gian học tập và nghiên cứu thực hiện luận văn.
Xin gửi lời cảm ơn đến gia đình, các anh chị và các bạn đã luôn giúp đỡ,
sát cánh trong quá trình làm luận văn và trong quãng thời gian tươi đẹp trên ghế
nhà trường này.
Sau cùng, em xin kính chúc quý thầy cô thật dồi dào sức khỏe, tràn đầy
vui tươi để tiếp tục thực hiện sứ mệnh cao đẹp của mình là truyền đạt kiến thức
cho thế hệ mai sau.
1.2 Cấu tạo và nguyên lý hoạt động của pin năng lượng mặt trời. ....................... 15
1.2.2 Nguyên lý hoạt động của pin năng lượng mặt trời ................................................. 18
1.3 Các nghiên cứu về hiện tượng cảm ứng điện từ của sét lên pin mặt trời ....... 22
1.3.1 Cảm ứng điện từ của nguồn dòng lên 1 vòng dây lý tưởng ................................... 22
1.3.2 Tính toán dòng cảm ứng trên tấm pin theo phương pháp giải tích ........................ 24
1.3.3 Tính toán dòng cảm ứng trên tấm pin theo phương pháp số .................................. 32
1.3.4 Ảnh hưởng của xung sét lên hiệu suất và đặc tính tấm pin .................................... 38
Trang 1
LVThs GVHD: TS.Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
3.1.1 Tính toán bằng phương pháp giải tích ..................................................................... 52
3.1.3 Kết luận về kết quả tính toán mô phỏng lại sự cố ................................................... 61
3.2 Tính toán dòng cảm ứng bằng phương pháp giải tích với các trường hợp
dòng sét khác nhau ................................................................................................................ 61
3.3 Tính toán dòng cảm ứng bằng phương pháp số trường hợp với các dòng sét
khác nhau ................................................................................................................... 66
3.3.2 Cường độ trường từ và trường điện cảm ứng lên tấm pin ...................................... 69
3.4 Tổng hợp và đánh giá phân tích kết quả ............................................................ 79
3.4.1 So sánh kết quả tính toán của 2 phương pháp ......................................................... 79
3.4.2 So sánh kết quả tính toán với thí nghiệm thực tế .................................................... 79
3.4.3 Đánh giá mức độ ảnh hưởng của dòng sét và kết luận ........................................... 82
4.2 Tính toán và đánh giá ảnh hưởng của giải pháp ............................................... 85
Trang 2
LVThs GVHD: TS.Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
• QHĐ 7 ĐC : Điều chỉnh quy hoạch phát triển điện lực Quốc gia
giai đoạn 2011- 2020 có xét đến năm 2030 đã được Thủ tướng chính phủ
phê duyệt tại quyết định số 428/QĐ-TTg ngày 18/03/2016
• HTĐ : Hệ thống Điện
• ĐZ, ĐD : Đường dây
• MBA, TBA : Máy biến áp, trạm biến áp
• NMĐ : Nhà máy điện
• NMNĐ : Nhà máy thủy điện
• NMĐMT : Nhà máy điện mặt trời
• NLMT : Năng lượng mặt trời
• ĐMTAM : Điện mặt trời áp mái
• NMĐG : Nhà máy điện gió
• NLTT : Năng lượng tái tạo
• FEM : Phương pháp phần tử hữu hạn
• FDTD : Phương pháp sai phân hữu hạn
• ESE : Phát tia tiên đạo sớm
• PV : Tấm pin năng lượng mặt trời
• JB : Hộp nối
Trang 3
LVThs GVHD: TS.Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 1.3: Sự hình thành tia sét từ mây xuống đất .............................................................. 15
Hình 1.4: Cấu tạo tấm pin năng lượng mặt trời ................................................................. 16
Hình 1.5: Nguyên lý hoạt động của 1 tế bào quang điện ................................................... 18
Hình 1.6: Mô hình mạch tương đương cho tấm pin năng lượng mặt trời ......................... 19
Hình 1.7: Xuất hiện các điểm nhiệt (hotspot) trên tấm pin khi Bypass Diode trên tấm pin bị
hư hỏng.................................................................................................................................. 20
Hình 1.8: Bypass Diode hoạt động để dẫn dòng không cho đi qua các chuỗi tế bào bị che
khuất ...................................................................................................................................... 21
Hình 1.9: Đặc tính V-I của tế bào quang điện khi có và không có Bypass Diode ............ 21
Hình 1.10: Bypass Diode trong hộp nối của tấm pin NLMT ............................................. 22
Hình 1.11: Mô hình hóa dòng sét và vòng dây trong tấm pin............................................ 22
Hình 1.12: Mô hình hóa tấm pin và kim thu sét .................................................................. 25
Hình 1.13: Mô hình hóa tấm pin và kim thu sét xét đến tác động của khung ................... 25
Hình 1.16: Mạch với bypass diode phân cực ngược khi xuất hiện dòng cảm ứng do sét 30
Hình 1.17: Mạch với bypass diode phân cực thuận khi xuất hiện dòng cảm ứng do sét . 30
Hình 1.18: Kết quả chạy tính toán mô phỏng trường hợp tại dòng sét có trị đỉnh 100kA
(10/350 µs) [25].................................................................................................................... 31
Hình 1.19: Kết quả chạy tính toán mô phỏng trường hợp tại dòng sét có trị đỉnh 25kA
(0.25/100 µs) [25] ................................................................................................................ 31
Hình 1.20: Kết quả chạy tính toán mô phỏng trường hợp tại dòng sét có trị đỉnh 100kA
(10/350 µs) [25].................................................................................................................... 32
Hình 1.21: Kết quả chạy tính toán mô phỏng trường hợp tại dòng sét trị đỉnh 25kA
(0.25/100 µs) [25] ................................................................................................................ 32
Trang 4
LVThs GVHD: TS.Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 1.22: Mô tả các đại lượng tính toán trong không gian Oxyz .................................... 33
Hình 1.23: Xét 1 đoạn dòng điện vi phân trong không gian .............................................. 33
Hình 1.24: Thay thế phần tử dòng điện i (ρ ′, ϕ ′, z, t − r / v) của một đoạn đường dây .. 34
Hình 1.25: Vi phân dB3 của mật độ từ thông cho một nhánh nằm ngang ......................... 36
Hình 1.26: Chia nhỏ mặt phẳng vòng dây dẫn ................................................................... 38
Hình 1.27: Mô hình thí nghiệm tác động của xung cao áp lên tấm pin NLMT ................ 38
Hình 1.28: Đặc tính V-I và hiệu suất của tấm pin NLMT sau thí nghiệm ......................... 39
Hình 1.29: Các vết nứt tại tấm nền sau của tấm pin NLMT gây ra dò dòng xung lớn gần
tấm pin................................................................................................................................... 39
Hình 2.2: Mô hình của một tấm pin NLMT trong Matlab Simulink .................................. 43
Hình 2.4: Ứng dụng của phần mềm Altair Feko trong phân tích trường điện từ ............. 46
Hình 2.6: Sơ đồ bố trí hệ thống kim thu sét tia tiên đạo sớm ESE và vùng bảo vệ .......... 47
Hình 2.7: Lắp đặt hệ thống kim thu sét tia tiên đạo sớm ESE tại nhà máy ...................... 48
Hình 2.9: Khu vực bị sét đánh tại NMĐMT Sơn Mỹ 3.1 ................................................... 49
Hình 2.10: Vị trí các tấm pin xảy ra hiện tượng cảm ứng do sét ...................................... 49
Hình 2.11: Hình ảnh hồng ngoại trên tấm pin cho thấy sự quá nhiệt trong hộp kết nối . 50
Hình 2.12: Bypass Diode quá nhiệt dẫn đến hư hỏng hộp kết nối.................................... 50
Hình 2.13: Vết phóng điện trên bề mặt của khung các tấm pin bị sự cố .......................... 51
Hình 3.1: Cấu tạo tấm pin JAM72S01-375 và thông số tại NMĐMT Sơn Mỹ 3.1 ........... 52
Hình 3.2: Bố trí của các Bypass Diode bên trong tấm pin................................................. 52
Hình 3.3: Kết quả tính toán với dòng sét 18kA (25/100 µs) trường hợp sự cố tại NMĐMT
Sơn Mỹ 3.1 ............................................................................................................................ 56
Trang 5
LVThs GVHD: TS.Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.4: Mô hình hóa các lớp cấu tạo tấm pin NLMT trên phần mềm Altair Feko ....... 57
Hình 3.5: Thư viện các loại vật liệu và đặc tính trong phần mềm Altair Feko ................. 57
Hình 3.6: Mô phỏng vòng dây liên kết chuỗi các tế bào quang điện và Bypass Diode trên
phần mềm Altair Feko .......................................................................................................... 58
Hình 3.7: Khai báo dòng sét và miền tần số tính toán trên phần mềm Altair Feko (Dạng
sóng 8/20 s ) ........................................................................................................................ 58
Hình 3.8: Mô hình tấm pin và nguồn sét mô phỏng trên phần mềm Altair Feko.............. 59
Hình 3.9: Dòng cảm ứng do sét qua Bypass Diode tại vị trí 3m so với sét đánh.............. 60
Hình 3.10: Kết quả phân bố điện thế trên vòng dây và bề mặt tấm pin ............................ 60
Hình 3.11: Kết quả điện thế trên 2 đầu Diode tại vị trí cách sét đánh 3m ........................ 60
Hình 3.12: Định nghĩa các giá trị tính toán trong phương pháp giải tích ........................ 62
Hình 3.13: Kết quả tính toán với dòng sét 25kA (25/100 µs)............................................. 65
Hình 3.14: Kết quả tính toán với dòng sét 50kA ................................................................. 65
Hình 3.15: Kết quả tính toán với dòng sét 100kA ............................................................... 66
Hình 3.16: Kết quả tính toán dòng cảm ứng sét qua Bypass Diode khi tấm pin cách vị trí
sét đánh 3m bằng phương pháp số ...................................................................................... 67
Hình 3.17: Kết quả tính toán dòng cảm ứng sét qua Bypass Diode khi tấm pin cách vị trí
sét đánh 5m bằng phương pháp số ...................................................................................... 67
Hình 3.18: Kết quả tính toán dòng cảm ứng sét qua Bypass Diode khi tấm pin cách vị trí
sét đánh 7m bằng phương pháp số ...................................................................................... 68
Hình 3.19: Kết quả tính toán dòng cảm ứng sét qua Bypass Diode khi tấm pin cách vị trí
sét đánh 10m bằng phương pháp số .................................................................................... 68
Hình 3.20: Kết quả tính toán dòng cảm ứng sét qua Bypass Diode khi tấm pin cách vị trí
sét đánh 15m bằng phương pháp số .................................................................................... 69
Hình 3.21: Mô tả các đại lượng tính toán trong không gian Oxyz .................................... 69
Hình 3.22: Kết quả tính toán cường độ trường điện trên vòng dây tại điểm gần sét đánh
nhất khi tấm pin cách vị trí sét đánh 3m bằng phương pháp số ........................................ 70
Hình 3.23: Kết quả tính toán cường độ trường điện và trường từ trên bề mặt tấm pin khi
tấm pin cách vị trí sét đánh 3m bằng phương pháp số ....................................................... 70
Hình 3.24: Kết quả tính toán cường độ trường từ trên vòng dây tại điểm gần sét đánh nhất
khi tấm pin cách vị trí sét đánh 3m bằng phương pháp số ................................................. 71
Trang 6
LVThs GVHD: TS.Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.25: Kết quả tính toán cường độ trường điện trên vòng dây tại điểm gần sét đánh
nhất khi tấm pin cách vị trí sét đánh 5m bằng phương pháp số ........................................ 71
Hình 3.26: Kết quả tính toán cường độ trường điện và trường từ trên bề mặt tấm pin khi
tấm pin cách vị trí sét đánh 5m bằng phương pháp số ....................................................... 72
Hình 3.27: Kết quả tính toán cường độ trường từ trên vòng dây tại điểm gần sét đánh nhất
khi tấm pin cách vị trí sét đánh 5m bằng phương pháp số ................................................. 72
Hình 3.28: Kết quả tính toán cường độ trường điện trên vòng dây tại điểm gần sét đánh
nhất khi tấm pin cách vị trí sét đánh 7m bằng phương pháp số ........................................ 73
Hình 3.29: Kết quả tính toán cường độ trường điện và trường từ trên bề mặt tấm pin khi
tấm pin cách vị trí sét đánh 7m bằng phương pháp số ....................................................... 73
Hình 3.30: Kết quả tính toán cường độ trường từ trên vòng dây tại điểm gần sét đánh nhất
khi tấm pin cách vị trí sét đánh 7m bằng phương pháp số ................................................. 74
Hình 3.31: Kết quả tính toán cường độ trường điện trên vòng dây tại điểm gần sét đánh
nhất khi tấm pin cách vị trí sét đánh 10m bằng phương pháp số ...................................... 74
Hình 3.32: Kết quả tính toán cường độ trường điện và trường từ trên bề mặt tấm pin khi
tấm pin cách vị trí sét đánh 10m bằng phương pháp số..................................................... 75
Hình 3.33: Kết quả tính toán cường độ trường từ trên vòng dây tại điểm gần sét đánh nhất
khi tấm pin cách vị trí sét đánh 10m bằng phương pháp số ............................................... 75
Hình 3.34: Kết quả tính toán cường độ trường điện trên vòng dây tại điểm gần sét đánh
nhất khi tấm pin cách vị trí sét đánh 15m bằng phương pháp số ...................................... 76
Hình 3.35: Kết quả tính toán cường độ trường điện và trường từ trên bề mặt tấm pin khi
tấm pin cách vị trí sét đánh 15m bằng phương pháp số ..................................................... 76
Hình 3.36: Kết quả tính toán cường độ trường từ trên vòng dây tại điểm gần sét đánh nhất
khi tấm pin cách vị trí sét đánh 15m bằng phương pháp số............................................... 77
Hình 3.37 : Cấu hình thí nghiệm dòng cảm ứng sét lên tấm pin NLMT [33] Trong đó,
dòng xung thí nghiệm có giá trị cực đại 4kA có dạng sóng như hình dưới : .................... 80
Hình 3.38: Dòng xung trong thí nghiệm dòng cảm ứng sét lên tấm pin NLMT .............. 80
Hình 3.39: Dòng cảm ứng đo đạc từ thí nghiệm trên các Bypass Diode [33].................. 81
Hình 3.40: Dòng cảm ứng sét tính toán bằng phương pháp giải tích cho trường hợp thí
nghiệm (Dòng sét đỉnh 4kA, khoảng cách 1m) ................................................................... 81
Hình 3.41: Dòng cảm ứng sét tính toán bằng phương pháp giải tích cho trường hợp thí
nghiệm (Dòng sét đỉnh 4kA, khoảng cách 1m) ................................................................... 82
Hình 3.42: Xác suất của dòng sét theo biên độ cực đại [32] ............................................. 83
Trang 7
LVThs GVHD: TS.Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 4.1: Kích thước và vị trí lắp đặt của Bypass Diode VSB2045-MB3......................... 85
Hình 4.2: Đặc tính nhiệt độ - hiệu suất và tổn thất – dòng phân cực thuận của Bypass
Diode VSB2045-MB3 ........................................................................................................... 86
Hình 4.3: Cửa sổ cài đặt đặc tính của các Cells trong module PV Cells – Matlab Simulink
............................................................................................................................................... 87
Hình 4.4: Cửa sổ cài đặt đặc tính của Bypass Diode trong Matlab Simulink .................. 87
Hình 4.5: Mô hình mô phỏng hiệu ứng bóng che trong Matlab Simulink ......................... 88
Hình 4.6: Đặc tuyến V-I của tấm pin trước và sau khi thay thế Bypass Diode................. 88
Hình 4.7: Đặc tuyến P-V của tấm pin trước và sau khi thay thế Bypass Diode ............... 89
Trang 8
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
MỞ ĐẦU
Phần mở đầu sẽ giới thiệu tổng quan về đề tài nghiên cứu mà luận văn thực hiện.
I. Lý do chọn đề tài
Sét hay tia sét là hiện tượng phóng điện trong khí quyển giữa các đám mây và đất
hay giữa các đám mây mang các điện tích khác dấu đôi khi còn xuất hiện trong các trận
phun trào núi lửa hay bão bụi (cát). Đối với các tấm pin năng lượng mặt trời, việc bảo vệ
chống sét là không thể thiếu do sự tiếp xúc gần như trực tiếp đối với môi trường bên ngoài
của các tấm pin năng lượng mặt trời.
Nhu cầu nghiên cứu các sự cố trên và đưa ra các biện pháp bảo vệ là vấn đề cần
thiết và cấp bách hiện nay do sự phát triển mạnh mẽ của các nguồn NLTT đặc biệt là
nguồn năng lượng mặt trời. Nhiệm vụ có tính khả thi cao do phù hợp và bám sát với thực
tiễn, đặc biệt là sau sự cố tại nhà máy điện mặt trời Sơn Mỹ 3.1 ảnh hưởng nghiêm trọng
đến sản lượng điện của nhà máy.
Các sự cố về giông sét đối với các tấm pin mặt trời ảnh hưởng trực tiếp đến sản
lượng điện bán ra cũng như chi phí sửa chữa thay thế cũng góp phần không nhỏ làm giảm
doanh thu, lợi nhuận thu được. Đưa ra được các biện pháp bảo vệ hiệu quả giúp bảo vệ
được các thiết bị khi có các sự cố về giông sét giúp làm giảm chi phí sửa chữa bảo hành
cũng như tăng sản lượng điện bán ra. Từ đó góp phần nâng cao hiệu quả hoạt động sản
xuất kinh doanh của công ty.
Theo tình hình phát triển hiện nay, trong tương lai, hệ thống điện Việt Nam sẽ được
xây dựng thêm mới nhiều nhà máy NLTT với quy mô lớn dẫn đến càng nhiều khu vực sẽ
được lắp đặt các tấm pin năng lượng mặt trời. NLTT và đặc biệt là NLMT sẽ được dùng
để thay thế một phần các nguồn năng lượng truyền thống khi lượng than và khí đốt đang
cạn kiệt. Do đó, việc nghiên cứu về hiện tượng quá độ sét lên các tấm pin là hết sức cần
thiết. Nhận thấy được sự ảnh hưởng của hiện tượng quá độ sét lên các tấm pin mặt trời, nội
dung luận văn sẽ tập trung nghiên cứu hiện tượng này đồng thời đưa ra những giải pháp để
giảm thiểu ảnh hưởng của hiện tượng trên.
Để quản lý tốt các nhà máy điện mặt trời, cần giảm thiểu các tác động có thể làm suy
giảm hiệu quả và thời gian hoạt động của nhà máy điện mặt trời. Một trong các rủi ro đó
chính là sét đánh – một hiện tượng phổ biến trong tự nhiên. Tất cả các thành phần chính
của nhà máy điện mặt trời đều được liên kết điện với nhau nên mỗi khi bộ phận này có rủi
ro thì sẽ ảnh hượng đến các thành phần khác. Mặc khác, các tấm panel và dây dẫn luôn
nằm ngoài trời (ở vùng trống trải, trên cao), có thể hòa mạng với hệ thống điện AC nên khả
năng bị sét đánh trực tiếp hoặc gián tiếp xuống hệ thống là rất lớn. Các tế quang điện và
Trang 9
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
các thành phần khác sẽ bị hư hỏng ngay lập tức khi bị sét đánh vào, hoặc tối thiểu cũng bị
suy giảm hiệu suất hoạt động của chúng do tác động của quá áp lan truyền gây ra. Kết quả
cuối cùng là thời gian sử dụng sẽ bị rút ngắn lại, tốn kém chi phí thay thế và sửa chữa, hiệu
suất đầu tư sẽ không còn như tính toán ban đầu, và đặc biệt là sự gián đoạn của hệ thống sẽ
gây ảnh hưởng cho các hoạt động khác. Do đó, cần có các giải pháp bảo vệ tổng thể và đầy
đủ nhà máy điện mặt trời chống tại các tác động của sét đánh.
Trên thế giới, hiện nay các hệ thống nhà máy điện mặt trời lắp đặt chống sét theo
tiêu chuẩn IEC 62305 Part 3 - Supplement 5 : 2014 - Lightning and Overvoltage Protection
for Photovoltaic Power Supply Systems. Thống kê cho thấy sét đánh trực tiếp và lan truyền
chiếm khoảng 26% số sự cố xảy ra đối với các nhà máy điện mặt trời. Các nghiên cứu về
giải pháp và thiết bị cho chống sét trong hệ thống điện mặt trời đang được đẩy mạnh bởi
các nhà cung cấp lớn như Dehn, Iskra, Eaton, Schneider ...
Để thực hiện đề tài, bước đầu tiên phải tìm hiểu rõ hiện tượng quá độ sét xảy ra trên
các tấm pin NLMT, hiểu được các định nghĩa về kỹ thuật, phương pháp thực hiện, kết quả
thu được để đưa ra nhận xét đánh giá cũng như giải pháp để giảm thiểu ảnh hưởng của
hiện tượng trên lên các thiết bị trên tấm pin NLMT.
Từ những kiến thức nền cơ bản từ đó, tiến hành thực hiện các mô phỏng các phần
tử trong trong tấm pin, tính toán các trường hợp gây nên hiện tượng để tìm ra được khoảng
điện áp và dòng điện cảm ứng lên các thiết bị. Từ các kết quả thu được trong mô phỏng,
báo cáo đưa ra những giải pháp để giảm thiểu ảnh hưởng cũng như chọn các thiết bị phù
hợp trên các tấm pin NLMT này.
II. Mục tiêu nghiên cứu
Việc phân tích hiện tượng cảm ứng sét cho các hệ thống pin năng lượng mặt trời tại
Việt Nam vẫn còn mới, dù đã có một số đề tài nghiên cứu nhưng vẫn chưa thật sự đầy đủ.
Nội dung của luận văn sẽ tập trung nghiên cứu chi tiết hiện tượng cảm ứng sét cho các hệ
thống pin năng lượng mặt trời.
- Đánh giá sự cố cảm ứng do sét đánh ở Nhà máy điện Mặt trời Sơn Mỹ 3.1.
- Mô phỏng hiện tượng quá độ do cảm ứng sét lên các phần tử của tấm pin khi
sét đánh (dựa trên sự cố tại Nhà máy điện Mặt trời Sơn Mỹ 3.1).
- Đề xuất các phương án bảo vệ, giải quyết các vấn đề hư hỏng gây ra do hiện
tượng quá độ do cảm ứng sét.
- Mô phỏng khi đã có giải pháp và đưa ra đánh giá hiệu quả của giải pháp.
III.Đối tượng và phạm vi nghiên cứu
Đối tượng nghiên cứu: Các hệ thống năng lượng mặt trời và quá trình cảm ứng điện từ
lên các hệ thống trên.
Trang 10
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Phạm vi nghiên cứu: Nghiên cứu ảnh hưởng của hiện tượng cảm ứng sét lên tấm pin
NLMT và đồng thời đưa ra giải pháp để giảm thiểu ảnh hưởng của hiện tượng này.
IV. Ý nghĩa khoa học thực tiễn
Luận văn đã mô hình hóa tấm pin và nguồn sét để đưa vào phần mềm, công cụ tính
toán. Từ đó giúp đưa ra được các nhận xét, đánh giá cảm ứng điện từ bằng việc phân tích
kết quả tính toán.
Kết quả nghiên cứu hiện tượng cảm ứng sét lên các hệ thống pin năng lượng mặt trời
cho thấy nguy cơ xuất hiện cảm ứng sét gây ra sự cố làm hư hỏng thiết bị đối với các hệ
thống pin NLMT và tính toán giải pháp giảm thiểu ảnh hưởng hiện tượng trên.
Kết quả nghiên cứu hiện tượng cảm ứng sét lên các hệ thống pin năng lượng mặt trời
có thể làm cơ sở cho việc lựa chọn các giải pháp bảo vệ cho các nhà máy điện mặt trời
(NMĐMT) hoặc các hệ thống điện mặt áp mái (ĐMTAM).
V. Phương pháp nghiên cứu
Để thực hiện đề tài “Nghiên Cứu Về Hiện Tượng Cảm Ứng Sét Lên Các Hệ Thống Pin
Năng Lượng Mặt Trời” luận văn sử dụng phần mềm Matlab để tính toán theo phương
pháp giải tích và sử dụng phần mềm Altair Feko bản Student Edition được cung cấp miễn
phí bởi hãng Altair để tính toán mô phỏng bằng phương pháp số.
Sau khi mô phỏng và so sánh kết quả tính toán với các nghiên cứu thực nghiệm được
trình bày trong các bài báo khoa học. Đề xuất các giải pháp và tính toán, mô phỏng sau khi
đã thực hiện các giải pháp trên.
VI. Bố cục của luận văn
Tên luận văn “Nghiên Cứu Về Hiện Tượng Cảm Ứng Sét Lên Các Hệ Thống Pin Năng
Lượng Mặt Trời”.
Bố cục của luận văn bao gồm bao gồm 6 phần với nội dung cụ thể như sau:
− Mở đầu
− Chương 1: Lý thuyết về hiện tượng cảm ứng sét lên các hệ thống pin năng lượng
mặt trời
− Chương 2: Tổng quan về các phần mềm và sự cố tại NMĐMT Sơn Mỹ 3.1
− Chương 3: Xây dựng mô hình, các công thức tính toán và kết quả mô phỏng tính
toán
Trang 11
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Sét là kết quả của sự hình thành các khối mây đối lưu. Có ba cơ chế chính có tầm quan
trọng trong việc hình thành giông sét – bầu khí quyển không ổn định, độ ẩm và các cơ chế
kích hoạt liên quan. [15]
Trong một bầu khí quyển không ổn định, sự đối lưu làm cho các không khí nóng hơn tăng
lên do mật độ của chúng thấp hơn không khí xung quanh. Những luồng không khí nóng
này chứa hơi ẩm và nở ra khi chúng tăng lên do áp suất khí quyển giảm xuống. Khi các
luồng khí này mở rộng, chúng bắt đầu nguội đi. Nhiều luồng không khí nóng bốc lên dẫn
đến hình thành các dòng thác mây, có thể mở rộng đến độ cao 7km. [3]
Nếu không khí trong đến nhiệt độ nhất đình, các giọt nước bắt đầu hình thành và nhiệt tiềm
ẩn được giải phóng trong quá trình này. Các giọt nước trong không khí tạo thành các đám
mây tích điện, và nhiệt tỏa ra sẽ kích thích sự phát triển đi lên của đám mây. [3]
Hình 1.1: Quá trình hình thành mây giông và tích điện trong đám mây
Với nguồn cung cấp không khí ẩm liên tục và sự phát triển tiếp tục đi lên của đám mây
giông tích điện, kích thước của các giọt nước tăng lên. Nếu một giọt phát triển quá lớn so
với trọng lượng của nó để duy trì ở các vùng phía trên của đám mây thì nó sẽ bắt đầu rơi
Trang 12
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
xuống, thường để lại đám mây ở dạng kết tủa. Luồng không khí đi xuống được gọi là sự
suy giảm được hình thành khi nhiều giọt lớn hơn này bắt đầu rơi vào trong đám mây. [3]
Khi đám mây kéo dài thêm về phía trên, nó sẽ vượt qua mức đóng băng. Mức đóng băng là
độ cao thấp nhất trong khu vực có nhiệt độ không khí là 0 ° C - điểm đóng băng của nước.
Kết quả là, sự phân tách pha xảy ra trong đám mây. Các vùng phía dưới của đám mây chủ
yếu bao gồm các giọt nước, vùng giữa phần lớn bao gồm nước và các hạt băng (vì lý do
này, nó thường được gọi là lớp pha hỗn hợp), và các vùng trên phần lớn bao gồm các tinh
thể băng và mưa đá. [3]
1.1.2 Tích điện trong đám mây
Người ta thường chấp nhận rằng sự nhiễm điện của đám mây là kết quả của sự tương tác
giữa nước và các hạt băng trong lớp mây hỗn hợp [16, 17]. Cơ chế băng - nước mưa (ice-
graupel) là cách có khả năng xảy ra nhất trong đó quá trình tạo điện tích, và do đó sự điện
hóa, có thể xảy ra trong một đám mây.
Cơ chế Ice-graupel gợi ý rằng điện tích trong một đám mây được tạo ra do va chạm giữa
các hạt kết tủa (thường là các giọt nước hoặc các hạt băng mềm được biết đến.dưới dạng
graupel) và các hạt đám mây (thường là các tinh thể nước đá) với sự hiện diện của các giọt
nước có nhiệt độ rất thấp. Tốc độ rơi được sử dụng để phân biệt các hạt kết tủa với các hạt
đám mây. Các hạt mưa có tốc độ rơi trên 0,3m/s, trong khi các hạt đám mây có tốc độ rơi
dưới ngưỡng này. Do mối liên hệ này với tốc độ rơi, các hạt kết tủa rơi xuống dưới, trong
khi các hạt đám mây hoặc bay lên trong nhiệt hoặc ở trạng thái lơ lửng. Sự chuyển giao
điện tích giữa các hạt xảy ra trong những va chạm này, dẫn đến các hạt trở nên tích điện âm
hoặc dương [18], [19].
Sự thay đổi từ điện tích dương sang điện tích âm xảy ra xung quanh một nhiệt độ tới hạn,
được gọi là hiện tượng đảo vì nhiệt của điện tích. Một nghiên cứu chỉ ra rằng [20] rằng
nhiệt độ tới hạn cũng là một hàm theo biến kích thước của các hạt kết tủa và đám mây, với
các hạt nhỏ hơn 10 µm có thể có nhiều hơn một nhiệt độ tới hạn và các hạt nhỏ hơn 4 µm
có thể có tới bốn hằng số nhiệt độ tới hạn. Đồng thời, mức độ bão hòa nước trong đám mây
có ảnh hưởng liên quan đến quá trình điện khí hóa của đám mây [21].
Mô hình lưỡng cực của một đám mây sấm sét, được gọi là cấu trúc điện khí lưỡng cực, lần
đầu tiên được đề xuất vào [17] vào năm 1963. Những thay đổi về điện tích âm được quan
sát khi một đám mây ở xa, và những thay đổi điện tích dương được quan sát khi nó ở gần
hơn. Các nghiên cứu này được sử dụng để suy luận rằng một đám mây có sự phân tách
điện tích lưỡng cực, với vùng tích điện âm thấp hơn vùng tích điện dương. Các nghiên cứu
chỉ ra rằng các vùng tích điện trái dấu này không nhất thiết phải xếp chồng lên nhau một
Trang 13
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
cách chính xác và có khả năng tồn tại một vùng điện tích dương nhỏ nằm ở dưới cùng của
đám mây. Sự phân bố điện tích này được thể hiện trong hình sau.
Cấu trúc điện khí lưỡng cực được nghiên cứu trong nhiều tài liệu[23], trong đó đề cập các
tia sét có điểm đầu dưới 7,43 km phổ biến hơn nhiều so với các tia sét có điểm đầu trên
7,43 km. [23] .Trong một tài liệu nghiên cứu ghi nhận cực tính của 165 trong số 214 tia sét;
chỉ một tia sét có cực tính dương.
Cấu trúc điện khí lưỡng cực được tiếp tục nghiên cứu mở rộng. Một số tài liệu ước vùng
mang điện tích dương trong đám mây thường được tìm thấy ở độ cao khoảng 12 km so với
mặt đất và có nhiệt độ khoảng -25 ◦C [24]. Vùng giữa tích điện âm trong đám mây thường
được tìm thấy ở khoảng 7 km và có nhiệt độ khoảng -10 ◦C. Nếu vùng tích điện dương
dưới cùng có mặt, nó thường được tìm thấy ở độ cao khoảng 2 km [24].
1.1.3 Hiện tượng phóng điện
Phóng điện giữa các vùng mang điện tích trái dấu có thể xảy ra trong một đám mây (sét
trong đám mây) hoặc giữa một đám mây lân cận khác (sét giữa các đám mây) [16]. Các
phóng điện này thường xảy ra trong quá trình hình thành giông bão, và thường hoạt động
như một tín hiệu báo trước các tia sét từ đám mây đến mặt đất [3].
Một lý thuyết chi tiết về cơ chế mà sét từ đám mây đến mặt đất có thể xảy ra đã được đề
xuất trong nhiều tài liệu [17]. Theo lý thuyết này, giả thiết rằng một điện trường mạnh được
tạo ra giữa các vùng tích điện âm lớn trong đám mây và mặt đất. Các vật thể trên mặt đất
tạo ra các hạt mang điện tích dương, với các vật thể cao hơn tạo ra nhiều điện tích dương
hơn. Các hạt mang điện tích dương được chuyển động lên trên do chuyển động của không
khí chuyển động theo hướng của đám mây - điện trường cũng góp phần vào chuyển động
Trang 14
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
này, nhưng ở mức độ nhỏ hơn. Do đó, sự phân bố của các hạt mang điện tích dương này
phần lớn bị ảnh hưởng bởi gió, và chính sự phân bố này sẽ quyết định quá trình phóng điện
từ đám mây xuống mặt đất. [17]
Do sự hiện diện của vùng mang điện tích âm trong đám mây, một đường dẫn bắt đầu hình
thành theo hướng đi xuống, di chuyển qua các vùng của các hạt mang điện tích dương,
trong nỗ lực tiếp cận mặt đất. Sự phân bố các vùng của các hạt mang điện tích dương ảnh
hưởng đến đường đi của tia sét. Một tia sét đầu có thể tách ra và bắt đầu đi theo nhiều
nhánh khác nhau với sự hiện diện của nhiều vùng mang điện tích dương bằng nhau bên
dưới nó. Điều này là do bản chất thường không thể đoán trước của tia tiên đạo. Do đó, các
đường nét của tia tiên đạo còn được gọi là các tia bậc thang. Quá trình này được minh họa
trong hình trên. Một đường tia sét được hình thành giữa các đỉnh của các nhánh của tia và
phần tâm tích điện âm của đám mây. [17]
Khi một đầu của đường dẫn sét ở gần mặt đất, một dòng điện được gọi là đường dẫn hướng
lên hình thành. Đường dẫn hướng lên này gặp đỉnh gần đó của đường dẫn hướng lên, tạo
thành một kênh ion hóa giữa đám mây và mặt đất. Nhánh tiếp xúc với mặt đất đầu tiên
được gọi là kênh chính. Tại thời điểm kênh chính được thiết lập, quá trình phóng điện
ngược xảy ra để cân bằng điện tích âm trong kênh. Đường kính của tia sét đầu có thể là 1-
10 m, trong khi đường kính trung bình của tia phóng ngược là khoảng 16 cm. Một tia sét
bao gồm cả quá trình phóng điện xuống mặt đất và phóng điện ngược. [17]
1.2 Cấu tạo và nguyên lý hoạt động của pin năng lượng mặt trời.
1.2.1 Cấu tạo vật lý của pin quang điện
Pin Mặt trời, tấm năng lượng mặt trời hay tấm quang điện (Solar panel) bao gồm nhiều tế
bào quang điện (solar cells) - là phần tử bán dẫn có chứa trên bề mặt một số lượng lớn các
cảm biến ánh sáng là điốt quang, thực hiện biến đổi năng lượng ánh sáng thành năng lượng
điện. Cường độ dòng điện, hiệu điện thế hoặc điện trở của pin mặt trời thay đổi phụ thuộc
Trang 15
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
bởi lượng ánh sáng chiếu lên chúng. Tế bào quang điện được ghép lại thành khối để trở
thành pin mặt trời (thông thường 60 hoặc 72 tế bào quang điện trên một tấm pin mặt trời).
Tế bào quang điện có khả năng hoạt động dưới ánh sáng mặt trời hoặc ánh sáng nhân tạo.
Chúng có thể được dùng như cảm biến ánh sáng (ví dụ cảm biến hồng ngoại), hoặc các
phát xạ điện từ gần ngưỡng ánh sáng nhìn thấy hoặc đo cường độ ánh sáng.
Pin năng lượng mặt trời được chia làm 8 bộ phận gồm: khung nhôm, kính cường lực, lớp
màng EVA, solar cell, tấm nền pin (phía sau), hộp đấu dây (junction box), cáp điện, Jack
kết nối.
Hình 1.4: Cấu tạo tấm pin năng lượng mặt trời
1. Khung nhôm:
Có chức năng tạo ra một kết cấu đủ cứng cáp để tích hợp solar cell và các bộ phận khác
lên. Với thiết kế cứng cáp nhưng vẫn đảm bảo trọng lượng đủ nhẹ, khung nhôm có thể bảo
vệ và cố định các thành phần bên trong trước tải trọng gió lớn và ngoại lực tác động bên
ngoài. Một số hãng ví dụ như Canadian Solar, thậm chí khung nhôm còn được anode hóa
và gia cố thanh ngang để tăng độ cứng cáp cho tấm pin. Màu sắc phổ biến của khung nhôm
là bạc.
Số liệu về khung nhôm đóng vai trò quan trọng trong việc phân tích trường điện từ, đặc
biệt là đối với hiện tượng cảm ứng do sét lên các tấm pin.
Trang 16
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Giúp bảo vệ solar cell khỏi các tác động của thời tiết như nhiệt độ, mưa, tuyết, bụi, mưa đá
(đường kính 2,5cm trở xuống) và các tác động va đập khác từ bên ngoài. Kính cường lực
được thiết kế có độ dày từ 2-4mm (đa số là khoảng 3.2-3.3mm) để đảm bảo vừa đủ khả
năng bảo vệ và duy trì được độ trong suốt cho tấm pin mặt trời (ánh sáng ít bị phản xạ, khả
năng hấp thụ tốt).
Lớp màng EVA còn được được gọi là chất kết dính, là 2 lớp màng polymer trong suốt
được đặt trên và dưới lớp solar cell có tác dụng kết dính solar cell với lớp kính cường lực
phía trên và tấm nền phía dưới. Lớp này còn có tác dụng hấp thụ và bảo vệ solar cell khỏi
sự rung động, tránh bám bụi và hơi ẩm. Vật liệu EVA có khả năng chịu đựng nhiệt độ khắc
nghiệt và có độ bền cực kỳ cao.
Pin mặt trời được cấu tạo từ nhiều đơn vị nhỏ hơn là solar cell. Những loại pin năng lượng
mặt trời thông dụng như mono và poly được làm từ silic, một loại chất bán dẫn phổ biến.
Trong một cell, tinh thể silic bị kẹp giữa hai lớp dẫn điện (ribbon và các thanh busbar). Một
tế bào quang điện sử dụng hai lớp silic khác nhau, loại N và loại P.
Các tế bào quang điện khi hoạt động trong vùng gần nhiều giông sét sẽ dẫn đến hiện tượng
giảm đáng kể hiệu suất so với khi hoạt động trong điều kiện bình thường.
Tấm nền pin có chức năng cách điện, bảo vệ cơ học và chống ẩm. Vật liệu được sử dụng
có thể là polymer, nhựa PP, PVF, PET. Tấm nền có độ dày khác nhau tùy vào hãng sản
xuất. Phần lớn tấm nền sẽ có màu trắng. Với sự phát triển của công nghệ, hiện tại một số
hãng như Canadian Solar đã có một số dòng pin đặc biệt như BiKu, loại pin không có tấm
nền phía sau, thay vào đó là mặt kính cường lực trong suốt giúp pin năng lượng mặt trời có
thể hấp thụ ánh sáng ở cả hai mặt trước và sau
Hộp đấu dây (junction box) nằm ở phía sau cùng, là nơi tập hợp và chuyển năng lượng
điện được sinh ra từ tấm pin năng lượng mặt trời ra ngoài. Vì đây là điểm trung tâm nên
được thiết kế bảo vệ khá chắc chắn. Trong Junction Box là các Bypass Diode rất dễ hư
hỏng khi xuất hiện dòng xung lớn.
Trang 17
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
1.2.2 Nguyên lý hoạt động của pin năng lượng mặt trời
Pin năng lượng mặt trời (solar panel/pin mặt trời/pin quang điện) là thiết bị giúp chuyển
hóa trực tiếp năng lượng ánh sáng mặt trời (quang năng) thành năng lượng điện (điện năng)
dựa trên hiệu ứng quang điện. Hiệu ứng quang điện là khả năng phát ra điện tử (electron)
khi được ánh sáng chiếu vào của vật chất.
Silicon được biết đến là một chất bán dẫn. "Chất bán dẫn là vật liệu trung gian giữa chất
dẫn điện và chất cách điện. Chất bán dẫn hoạt động như một chất cách điện ở nhiệt độ thấp
và có tính dẫn điện ở nhiệt độ phòng". Với tính chất như vậy, silicon là một thành phần
quan trọng trong cấu tạo của pin năng lượng mặt trời.
Silicon tuy có mức dẫn điện hạn chế nhưng nó có cấu trúc tinh thể rất phù hợp cho việc tạo
ra chất bán dẫn. Nguyên tử silicon cần 4 electron để trung hòa điện tích nhưng lớp vỏ bên
ngoài một nguyên tử silicon chỉ có một nửa số electron cần thiết nên nó sẽ bám chặt với
các nguyên tử khác để tìm cách trung hòa điện tích.
Để tăng độ dẫn điện của silicon, các nhà khoa học đã “tạp chất hóa” nó bằng cách kết hợp
nó với các vật liệu khác. Quá trình này được gọi là “doping” và silicon pha tạp với các tạp
chất tạo ra nhiều electron tự do và lỗ trống. Một chất bán dẫn silicon có hai phần, mỗi phần
được pha tạp với một loại vật liệu khác. Phần đầu tiên được pha với phốt pho, phốt pho cần
5 electron để trung hòa điện tích và có đủ 5 electron trong vỏ của nó. Khi kết hợp với
silicon, một electron sẽ bị dư ra. Electron đặc trưng cho điện tích âm nên phần này sẽ được
Trang 18
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
gọi là silicon loại N (điện cực N). Để tạo ra silicon loại P (điện cực P), các nhà khoa học
kết hợp silicon với boron. Boron chỉ cần 3 electron để trung hòa điện tích và khi kết hợp
với silicon sẽ tạo ra những lỗ trống cần được lấp đầy bởi electron.
Khi chất bán dẫn silicon tiếp xúc với năng lượng, các electron tự do ở điện cực N sẽ di
chuyển sang để lấp đầy các lỗ trống bên điện cực P. Sau đó, các electron từ điện cực N và
điện cực P sẽ cùng nhau tạo ra điện trường. Các tế bào năng lượng mặt trời sẽ trở thành
một diode, cho phép electron di chuyển từ điện cực P đến điện cực N, không cho phép di
chuyển ngược lại.
Tất nhiên, để kích hoạt quá trình cần có năng lượng tiếp xúc với các tế bào silicon. Ánh
sáng mặt trời bao gồm các hạt rất nhỏ gọi là photon được tỏa ra từ mặt trời, các hạt nhỏ
năng lượng có thể tiếp xúc với các tế bào năng lượng mặt trời và nới lỏng liên kết của các
electron ở điện cực N. Sự di chuyển của các elentron tự do từ điện cực N tới điện cực P tạo
ra dòng điện.
Bypass Diode là một linh kiện dẫn dòng điện được sản sinh đi qua chuỗi tế bào quang điện
không sinh ra dòng điện (bị lỗi, bị che chắn do bụi bẩn bám). Chuỗi quang điện là một
chuỗi các tế bào quang điện được đấu nối tiếp với nhau để tạo ra dòng điện lớn hơn, nâng
công suất phát điện. Máy đo kiểm tra nối tắt được tập đoàn Hioki thiết kế nhằm kiểm tra và
phát hiện các lỗi hở mạch và ngắn mạch trên các Bypass Diode của chuỗi tế bào quang
điện ngay cả khi pin đang hoạt động dưới ánh sáng mặt trời mà không cần phải sử dụng
tấm che chắn.
Hình 1.6: Mô hình mạch tương đương cho tấm pin năng lượng mặt trời
Hiện tại, hầu hết các tấm pin NLMT sử dụng các tế bào PV silicon đơn tinh thể hoặc đa
tinh thể. Khi một tế bào quang điện bị che bóng, khả năng sản xuất ra dòng điện của nó sẽ
giảm xuống 0. Vì các tế bào quang điện trong một tấm pin NLMT thường được đấu nối
Trang 19
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
tiếp, nên dòng điện qua tất cả các tế bào quang điện là giống nhau. Dòng điện trong tế bào
bị bóng che chạy qua điện trở Rp. Sự sụt giảm điện áp trên điện trở Rp làm cho diode trong
mạch tương đương bị phân cực ngược, do đó dòng điện qua diode (Id) nói chung là không
đáng kể (trừ khi diode được phân cực ngược đủ để gây ra bão hòa).
Công suất tiêu tán trong điện trở Rp và diode gây ra hiện tượng được gọi là hiện tượng
điểm nóng, theo đó tế bào quang điện bắt đầu nóng lên. Tế bào quang điện có công suất
tiêu tán Pc, nếu vượt quá có thể dẫn đến phá hủy tế bào. Các nhà sản xuất thường xác định
điện áp đánh thủng Vc, điện áp này phụ thuộc vào công nghệ làm tấm pin và quy trình sản
xuất được sử dụng. Sự sụt giảm điện áp trên một ô bóng mờ làm giảm tổng điện áp chuỗi.
Từ quan điểm sản xuất điện năng, do đó sẽ có lợi hơn nếu loại bỏ ô bóng mờ khỏi chuỗi
hơn là để nó tác động tiêu cực đến tổng công suất được tạo ra [11], [14].
Hình 1.7: Xuất hiện các điểm nhiệt (hotspot) trên tấm pin khi Bypass Diode trên tấm
pin bị hư hỏng
Bypass Diode là một diode phụ được đặt song song với một tế bào quang điện hoặc một
chuỗi các tế bào, như thể hiện trong dưới. Trong quá trình hoạt động bình thường, Bypass
Diode được phân cực ngược. Khi tế bào (hoặc chuỗi tế bào) bị bóng che, Bypass Diode
được phân cực thuận và do đó cung cấp một đường dẫn thay thế cho dòng điện từ các tế
bào không bị che bóng đi qua. Trong trường hợp lý tưởng, Bypass Diode sẽ được đặt song
song với mỗi tế bào quang điện trong một tấm pin NLMT, tuy nhiên do giới hạn về chi phí
nên chỉ sử dụng Bypass Diode cho một chuỗi các tế bào quang điện.
Trang 20
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 1.8: Bypass Diode hoạt động để dẫn dòng không cho đi qua các chuỗi tế bào bị
che khuất
Khi chọn một Bypass Diode, tham số đầu tiên cần xem xét là điện áp phân cực ngược lớn
nhất Vrrm. Điện áp phân cực ngược cực đại được yêu cầu phải lớn hơn điện áp tối đa được
tạo ra bởi tế bào (hoặc chuỗi tế bào) mà nó được kết nối, qua đó để ngăn chặn việc bão hòa
dẫn đến tế bào đó (hoặc chuỗi tế bào) không tạo ra bất kỳ công suất đầu ra nào. [14]
Hình 1.9: Đặc tính V-I của tế bào quang điện khi có và không có Bypass Diode
Tham số thứ hai cần xem xét là điện áp phân cực thuận Vf của diode. Điện áp phân cực
thuận được yêu cầu phải thấp hơn điện áp đánh thủng Vc của tế bào quang điện khi bị bóng
che. Khi được đặt trên một chuỗi tế bào, Bypass Diode được yêu cầu để dẫn dòng điện khi
một tế bào bị bóng che. Diode Schottky thường được chọn làm Bypass Diode do điện áp
phân cực thuận của chúng thấp. Điện áp phân cực thuận thấp hơn cũng dẫn đến tổn thất
trong diode thấp hơn. [14]
Trang 21
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 1.10: Bypass Diode trong hộp nối của tấm pin NLMT
Bypass Diode thường được đặt trong một hộp chứa ở phía sau của mô-đun PV được gọi là
hộp nối. Một số nhà sản xuất niêm phong hộp nối để ngăn chặn sự ăn mòn, làm cho việc
tiếp cận các Bypass Diode trở nên khó khăn. Hình dưới cho thấy các Bypass Diode được
đặt trong một hộp nối có thể tiếp cận.
1.3 Các nghiên cứu về hiện tượng cảm ứng điện từ của sét lên pin mặt trời
1.3.1 Cảm ứng điện từ của nguồn dòng lên 1 vòng dây lý tưởng
Tia sét được mô phỏng như một dòng điện thẳng đứng, từ đó các từ trường bức xạ xuyên
tâm. Tấm pin được mô hình hóa như một vòng dây gần như ngắn mạch có chiều dài l và
chiều rộng w, ở khoảng cách r so với dòng xung sét, như thể hiện trong hình dưới.
Hình 1.11: Mô hình hóa dòng sét và vòng dây trong tấm pin
Trang 22
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Định luật Ampere (thể hiện trong phương trình 1.3) được sử dụng để rút ra biểu thức cho
mật độ từ thông B tại một điểm P1, cách dòng điện một khoảng r như trong hình dưới. Áp
dụng công thức 2.3 cho phép suy ra phương trình cường độ từ trường tại điểm P1 (phương
trình 2.7).
c
B dl = 0 I (1.3)
c
B dl = 0 I (1.4)
2 r
0 B dl = 0 I (1.5)
B(2 r ) = 0 I (1.6)
0 I
B= (1.7)
2 r
Sau đó, một biểu thức cho tổng từ thông truyền qua vòng dây được suy ra bằng cách tích
phân phương trình từ trường trên bề mặt bao bởi vòng dây.
B = B d A (1.8)
s
Sử dụng kết quả từ phương trình 1.7 vào phương trình 1.8 cho phép suy ra một biểu thức
cho tổng từ thông truyền qua vòng dây dẫn (thể hiện trong phương trình 2.14).
0 I
B = dA (1.10)
s 2 r
l r+w 0 I
= drdl (1.11)
0 r 2 r
0 Il r + w 1
2 r r r
= drdl (1.12)
0 Il
= [ ln r ]rr + w (1.13)
2 r
0 Il r+w
= [ ln ] (1.14)
2 r r
Định luật Faraday (thể hiện trong công thức phía dưới) được sử dụng để tính biểu thức cho
EMF cảm ứng ξ trong vòng dây.
Trang 23
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
dB
=− (1.15)
dt
Đối với thiết lập thể hiện trong sơ đồ mô hình hóa , cường độ dòng điện được chọn làm
tham số biến thời gian duy nhất. Sử dụng kết quả từ phương trình 1.14 vào phương trình
1.15 đưa ra biểu thức cho tổng cảm ứng điện từ (EMF) gây ra trong vòng dây dưới dạng
hàm biến thiên theo cường độ dòng điện.
0 I (t )l r+w
d( [ ln ]
=− 2 r (1.16)
dt
0 l r + w dI (t )
=− [ ln ] (1.17)
2 r dt
Công thức 1.17 có thể được áp dụng cho dạng hình học của các vòng được tạo thành bởi
các tế bào quang điện của tấm pin NLMT để tính toán sơ bộ về điện áp cảm ứng gây ra.
Đối với các tấm pin, cần nghiên cứu thêm tác động của khung tấm pin mà khung có thể tạo
thành vòng dẫn điện, cần tính đến hệ số khung, do đó điện áp cảm ứng thực tế có thể thấp
hơn 3-5 lần so với tính toán (theo [37]), tùy thuộc vào hướng và khoảng cách giữa tấm pin
và xung sét.
Như vậy, nếu điện trở của vòng dây là R thì cường độ dòng điện cảm ứng sẽ được tính theo
công thức
0 l r + w dI (t )
i= =− [ ln ] (1.18)
R R 2 r dt
1.3.2 Tính toán dòng cảm ứng trên tấm pin theo phương pháp giải tích
Hệ thống cột thu sét nhận dòng sét từ đám mây. Sau đó chia nhỏ đoạn cột này ra thành
nhiều thành phần nhỏ mang dòng điện có tỉ lệ i p = Kc ilightning với tỉ số K c 1 và đặt thiết bị
đang bị ảnh hưởng ( ở đây là các tấm pin mặt trời ) trong vùng bảo vệ của hệ thống cột có
khoảng cách d với đoạn cột đang xét và đang dẫn một phần dòng sét. Mô hình điện áp và
dòng cảm ứng sinh ra bởi sét được thể hiện ở dưới đây [26]
Trang 24
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Thông thường, các tế bào quang điện sẽ tiếp xúc với các thanh kim loại mỏng ở mặt trước.
Do đó ta phải xác định bán kính tương đương . Thông thường các miếng này rất mỏng và
cách khoảng 0.02b và 0.48b.
Hình 1.13: Mô hình hóa tấm pin và kim thu sét xét đến tác động của khung
Trang 25
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Bán kính tương đương lúc này được tính vào khoảng 0.05b. Bán kính tương đương giúp
xác định được điện cảm tương hỗ LL ( cần cho tính dòng cảm ứng ) và xác định được công
thức tính chính xác cho hỗ cảm M theo ip và vòng của Bypass Diode [25]
Với tế bào quang điện dạng tinh thể (Crystalline) ta có công thức tính hỗ cảm ( mô hình
song song, phần dài của vòng diode song song với dòng điện ip )
b + d − r0
M = 0, 2 l ln ( H ) (1.25)
d + r0
Trong đó l là chiều dài vòng Bypass Diode (m). Dựa vào chế độ phân cực và cực tính cuả
dòng sét, hai trường hợp sẽ xảy ra khi xét tới phía của dòng sét
Dựa vào chế độ phân cực và cực tính cuả dòng sét, hai trường hợp sẽ xảy ra khi xét tới
phía của dòng sét. Bypass Didoe phân cực thuận và ngược tùy vào vị trí sét đánh.
Trường hợp này thể hiện tế bào quang điện và diode đang bị phân cực ngược. Nếu điện áp
cảm ứng Vd cao hơn điện áp chịu đựng, diode sẽ hoạt động ở chế độ bão hòa. Trong
trường hợp dòng cảm ứng không quá cao, dựa vào điện áp nghịch, dòng điện sẽ giảm
nhanh. Thông thường diode phân cực ngược có điện áp chịu đựng rơi vào khoảng 10V đến
30V. Đối với Schottky diode, con số này có thể lên tới gấp 1.5 đến 2 lần và thường có
năng lượng bão hòa từ 10mJ cho đến 100mJ. Diode nối tắt thường bao gồm từ 12 đến 24
tế bào quang điện trong 1 dãy, diode có thể chịu được điện áp cảm ứng lên đến vài trăm
Volt trong mạch vòng trước khi dòng điện cảm ứng bão hòa và phá hủy bypass diode. (
Nếu dòng này quá lớn sẽ dẫn đến phá hủy tế bào quang điện) Bypass diode ở điều kiện tốt
có thể chịu dòng bão hòa lên đến 100A trong vài micro giây.
Khi được kết nối với khung kim loại, dòng điện cũng như điện áp cảm ứng giảm theo hệ
RF
số khung khoảng từ 2-6.
Trang 27
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Điện áp cảm ứng bởi dòng sét tỉ lệ i p = Kc i ( K c 1 với i là dòng sét thực tế) được tính
diP di di
v=M = M kC = M i (V) (1.26)
dt dt dt
Trong đó M i là hỗ cảm tương đương giữa dòng sét và và mạch vòng tính toán.
Hỗ cảm trong mạch vòng có thể được tính toán gần đúng theo công thức sau
b + d − r0 0.9b
M = 0, 2 l ln 0, 2 l (1 + ln ) (µH) (1.27)
d + r0 d + 0.05b
Nếu mạch vòng được kết nối với khung kim loại, hỗ cảm giảm theo công thức sau
kC M
Mi = (1.28)
RF
Để tính toán được dòng điện cảm ứng, cần xét tới điện cảm trong mạch vòng LL được tính
theo công thức [25]
b − r0
LL 0.4 (l + b) ln − 0.55 b (µH) (1.29)
r0
Công thức trên chỉ mang tính chính xác tương đối khi b > 1m .
Thường trong sản xuất các tấm pin, giá trị r0 vào khoảng 0.05b. Với trường hợp Bypass
diode nằm trong hộp kết nối ( Connector box ) và tế bào quang điện dạng tinh thể. Điện
cảm mạch vòng có thể được tính gần đúng theo công thức sau [25]
Trong trường hợp Bypass Didode được tích hợp ngay trên tấm pin ta có thể tính gần đúng
theo công thức [25]
Thông thường giá trị LL rơi vào khoảng 1-3 µH. Từ các giá trị điện cảm và hỗ cảm ta có
thể suy ra được dòng ngắn mạch Isc của Bypass Didode trong trường hợp lý tưởng [25]
Trang 28
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
M M M
iSC iP = kC i = i i (1.32)
LL RF LL RF LL
Do hỗ cảm và điện áp rơi trên tế bào quang điện và Bypass diode, trong điều kiện hoạt
động bình thường thì dòng qua Bypass didode phải nhỏ hơn Isc tính toán.
Điện áp đỉnh cảm ứng trong mạch vòng được tính theo công thức sau
thường cao hơn rất nhiều so với tổng điện áp rơi trên tế bào quang điện và bypass diode.
iD max = iBR max
Vì vậy dòng đỉnh qua bypass diode (dòng xung sét sinh ra do cảm ứng quanh
iD max = iBF max
khu vực trong trường hợp diode phân cực ngược ) và (dòng xung sét sinh ra
do cảm ứng quanh khu vực trong trường hợp diode phân cực thuận ). Dòng đỉnh cảm ứng
qua didode được tính toán theo công thức [25]
M M
iD max = k D iP max = k D i imax (1.34)
LL RF LL
Thông thường, giá trị k D rơi vào khoảng 0.6 đến 1. Dòng xung sét sinh ra do cảm ứng
được nghiên cứu trong phòng thí nghiệm cao áp giảm dưới 50% giá trị đỉnh trong vòng
dưới 20µs do đó dòng sét nghiên cứu sử dụng mô hình 8/20 µs để tính toán.
Đối với hai mô hình phân cực thuận và nghịch đều sử dụng biến đổi Laplace để xác định
dòng qua Bypass Diode và tế bào quang điện khi có sét lan truyền.
i (t ) = I (e −1t − e − 2t ) (1.35)
Tính toán xét trường hợp xung sét đầu tiên imax = 100kA (10/350 µs)
Biến đổi Laplace cho dòng sét qua Diode Bypass tính theo công thức (1.34) ta được [25]
Trang 29
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Với Vtot = VAV = nc VCA + VBA cho trường hợp bypass diode phân cực ngược và
Rtot
Vtot = VF = nc VCF + VBF cho trường hợp phân cực thuận và 3 =
LL
(Rtot : Tổng trở của mạch vòng Bypass Diode với điện cảm LL )
Hình 1.16: Mạch với bypass diode phân cực ngược khi xuất hiện dòng cảm ứng do sét
Hình 1.17: Mạch với bypass diode phân cực thuận khi xuất hiện dòng cảm ứng do sét
Ví dụ :
Tính toán với Bypass Diode điển hình với mạch vòng có nC = 18 tế bào quang điện và
điện cảm mạch vòng LL = 2 H và RL 0 phân cực ngược . Tính toán tại điều kiện bão
hòa, cho mỗi tế bào điện áp phá vỡ là là VCA = 20(V ) có điện trở tương đương
RCA = 5(m) . Với Bypass Diode Schottky có điện áp đánh thủng VBA = 70(V ) và điện
trở tương đương RBA = 50(m) . Kết quả tính toán cho thấy điện áp trên mạch
VAV = 430(V ) với dòng qua Bypass Didode được mô tả qua đồ thị trong các trường hợp
dòng sét lan truyền sinh ra các giá trị hỗ cảm M i khác nhau ( do thay đổi vị trí của
mạch đối với vị trí sét đánh và các hệ số khác liên quan)
Trang 30
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 1.18: Kết quả chạy tính toán mô phỏng trường hợp tại dòng sét có trị đỉnh
100kA (10/350 µs) [25]
Hình 1.19: Kết quả chạy tính toán mô phỏng trường hợp tại dòng sét có trị đỉnh 25kA
(0.25/100 µs) [25]
Tương tự tính toán cho trường hợp phân cực thuận với VCF = 0.95(V ) , VBF = 0.9(V ) ,
RBF = 3(m) , RCF = 4(m) với nC = 18 ta có được điện áp rơi trên diode là khá
thấp VF = 18(V ) với các trường hợp hỗ cảm sinh ra do sét đánh tương tự như tính toán
phân cực ngược. Tuy vậy dòng điện trên diode vẫn rất cao.
Trang 31
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 1.20: Kết quả chạy tính toán mô phỏng trường hợp tại dòng sét có trị đỉnh
100kA (10/350 µs) [25]
Hình 1.21: Kết quả chạy tính toán mô phỏng trường hợp tại dòng sét trị đỉnh 25kA
(0.25/100 µs) [25]
1.3.3 Tính toán dòng cảm ứng trên tấm pin theo phương pháp số
Từ trường quá độ được mô tả bằng phương trình Maxwell. Công thức tính của từ
trường quá độ dựa trên vectơ diện tích [27]
B = A (1.41)
Trang 32
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
trong đó B là mật độ từ thông và A là vectơ diện tích. A được biểu thị bằng mật độ
dòng [28]
r
J ', t −
0 v
A( , t ) =
4
V r
dV (1.42)
Trong đó μ0 là độ từ thẩm của không khí (4π ×10-7 H/ m), v là vận tốc ánh sáng (3 × 108/
m/s) và J là mật độ dòng điện. Các đại lượng hình học trong (1.42) được minh họa trong
hình sau.
Hình 1.22: Mô tả các đại lượng tính toán trong không gian Oxyz
Theo hình trên, vị trí không gian của tất cả các nhánh có thể được phân thành ba loại:
nghiêng, dọc và ngang. Trên một nhánh nghiêng thể hiện trong hình dưới đây, một đoạn
dòng điện vi phân dl được xem xét.
Hình 1.23: Xét 1 đoạn dòng điện vi phân trong không gian
Trang 33
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
0 i( ', ', z, t − r / v)
dA = dl (1.43)
4 r
Hình 1.24: Thay thế phần tử dòng điện i (ρ ′, ϕ ′, z, t − r / v) của một đoạn đường dây
Sử dụng dl = dl cos e0 + dl sin ez cho phương trình (1.43) ta được
dA = 0
Đánh giá độ cong của dA đối với phương trình (1.42) cho kết quả như sau [27]
Trang 34
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Thực hiện thay đổi các biến η = t − r / v, các đạo hàm hiện tại tương ứng với ρ, ϕ, z và t thì
phương trình trở thành [27]
Thay thế đạo hàm không gian bằng đạo hàm thời gian trong phương trình (1.47)
ta được [27]
Thay các đạo hàm (1/r) tương ứng với ρ, ϕ và z ta được [27]
1 − 'cos( − ')
( )=
r r3
1 'sin( − ')
( )=− (1.49)
r r3
1 z− z'
( )=− 3
r r
Mật độ từ thông vi phân dB1 đối với nhánh đường dây có thể được được tính dựa vào
(1.44), (1.47), (1.48) và (1.49) như sau [27]
Trang 35
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
0 dlcos r ' cos( − ') r 'sin( − ') i( ', ', z ', t − r / v)
+ [ i( ', ', z ', t − r / v) + ]ez
4 r 3
vr 2 t
Vi phân của mật độ từ thông dB2 có thể được đưa ra cho một nhánh thẳng đứng bằng cách
cho Ψ = 90° vào phương trình (1.50). Mật độ từ thông vi phân dB3 cũng có thể được đưa
ra cho một nhánh nằm ngang (chi tiết trong hình sau) [27]
Hình 1.25: Vi phân dB3 của mật độ từ thông cho một nhánh nằm ngang
0 dl sin z − z ' z − z ' i ( ', ', z ', t − r / v)
dB3 = − i ( ', ', z ', t − r / v) + ep
4 r
3
vr 2 t
0 dl cos z − z ' z − z ' i ( ', ', z ', t − r / v)
− [ 3 i( ', ', z ', t − r / v) + ]e (1.51)
4 r vr 2 t
0 dl sin r 2 − 2 + pp ' cos( − ') r − r ' cos( - ') i( ', ', z ', t − r / v)
+ [ i( ', ', z ', t − r / v) −
4 pr 3
vr 2 t
p 'cot sin ( - ') p 'cot sin ( - ') i( ', ', z ', t − r / v)
+ i( ', ', z ', t − r / v) + ]ez
r 3
vr 2 t
Trong tính toán mật độ từ thông, phương pháp số cần được sử dụng để tính đến ảnh hưởng
của đất [27]. Đối với mỗi nhánh thực trong hệ thống pin mặt trời, nhánh ảnh của nó được
Trang 36
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
lắp đặt đối xứng bên dưới mặt đất [27,28]. Một phân đoạn được thực hiện cho các nhánh
thực. Chiều dài của mỗi đoạn Δl đủ ngắn để dòng điện phân bố đồng đều trên nó và thay
thế dl bằng Δl ở (1.50) và (1.51). Hơn nữa, đạo hàm theo thời gian của dòng điện trong
(1.50) và (1.51) được xấp xỉ bằng
i( ', ', z ', t − r / v) i( ', ', z ', t − r / v) − i[ ', ', z ', ( k − 1) t − r / v)]
= (1.52)
t t
Trong đó Δt là bước thời gian. Với sự tùy biến về không gian và thời gian được thực hiện
cho (1.50) và (1.51), thành phần của mật độ từ thông do một phân đoạn ở vị trí không gian
khác nhau tính bằng phương pháp số. Kết quả là, mật độ từ thông tại một điểm tùy ý có thể
được xác định bằng cách cộng trực tiếp các thành phần do các phân đoạn của tất cả các
nhánh góp.
Hình sau cho thấy một vòng dây trong hệ thống năng lượng mặt trời. Sự phân bố của mật
độ từ thông trên mặt phẳng vòng lặp có thể thu được bằng thuật toán đã nêu ở trên. Liên
kết từ thông qua vòng lặp được tính bằng tích phân bề mặt [30]
(t ) = B dS (1.53)
S
Để đánh giá liên kết từ tính, mặt phẳng vòng được chia nhỏ thành một số lượng đáng kể
các vùng con (xem Hình 6). Mật độ từ thông được coi là có sự phân bố đồng đều trên mỗi
vùng con. Sử dụng sự chia nhỏ như vậy, liên kết từ tại một thời điểm rời rạc (t = kΔt) được
tính gần đúng bằng. [27]
M
(k t ) = B j (k t ) S j cos j (k = 1,2,…N) (1.54)
j =1
Trong đó M là tổng số vùng con và N là số bước thời gian lớn nhất. Theo định luật cảm
ứng điện từ Faraday, điện áp cảm ứng trong vòng dây được xác định bằng đạo hàm thời
gian của liên kết từ [31]
Trang 37
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 1.27: Mô hình thí nghiệm tác động của xung cao áp lên tấm pin NLMT
Trang 38
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Thí nghiệm kiểm tra hiệu suất và đặc tính V-I của tấm pin NLMT sau khi thực hiện mô
phỏng tia sét trong phòng thí nghiệm. Kết quả thí nghiệm cho thấy đường đặc tính V-I và
hiệu suất của tấm pin NLMT bị suy giảm tùy thuộc vào độ lớn của xung sét mô phỏng. Với
cùng một lượng bức xạ, công suất suy giảm lên đến 40%.
Hình 1.28: Đặc tính V-I và hiệu suất của tấm pin NLMT sau thí nghiệm
Đặc tính I-V Ipeak di/dtpeak Pout
(Gsc = 320 [kA] [kA/s]
2
W/m )
1 Trước khi thí Trước khi thí 20W
nghiệm nghiệm
2 53 43 15W
3 69 43 12W
4 80 53 12W
Hình 1.29: Các vết nứt tại tấm nền sau của tấm pin NLMT gây ra dò dòng xung lớn
gần tấm pin.
Trang 39
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Các thí nghiệm sử dụng đối với việc sét đánh lên các kim thu sét được được thực hiện
trong các phòng thí nghiệm điện áp cao tại Viện Công nghệ Liên bang Thụy Sĩ ở Lausanne
và tại Emil Haefely ở Basel. Bố trí của nguồn sét ( Upeak = 2 x106 (V), Ipeak = 111 kA và
di/dtpeak = 56 kA/µs ) và tấm pin được thể hiện như hình dưới.
Trang 40
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Trang 41
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
dụng hai thư viện LINPACK và EISPACK dùng cho đại số tuyến tính (viết bằng Fortran)
mà không cần biết lập trình Fortran.
- Năm 1986, MATLAB 2 ra đời trong đó hỗ trợ UNIX.
- Năm 1987, MATLAB 3 phát hành.
- Năm 1990 Simulink 1.0 được phát hành gói chung với MATLAB.
- Năm 1992 MATLAB 4 thêm vào hỗ trợ 2-D và 3-D đồ họa màu và các ma trận
truy tìm. Năm này cũng cho phát hành phiên bản MATLAB Student Edition
(MATLAB ấn bản cho học sinh).
- Năm 1993 MATLAB cho MS Windows ra đời. Đồng thời công ty này có trang
web là www.mathworks.com
- Năm 1995 MATLAB cho Linux ra đời. Trình dịch MATLAB có khả năng chuyển
dịch từ ngôn ngữ MATLAB sang ngôn ngữ C cũng được phát hành trong dịp này.
- Năm 1996 MATLAB 5 bao gồm thêm các kiểu dữ liệu, hình ảnh hóa, bộ truy sửa
lỗi (debugger), và bộ tạo dựng GUI.
- Năm 2000 MATLAB 6 cho đổi mới môi trường làm việc MATLAB, thay thế
LINPACK và EISPACK bằng LAPACK và BLAS.[2]
- Năm 2002 MATLAB 6.5 phát hành đã cải thiện tốc độ tính toán, sử dụng phương
pháp dịch JIT (Just in Time) và tái hỗ trợ MAC.
- Năm 2004 MATLAB 7 phát hành, có khả năng chính xác đơn và kiểu nguyên, hỗ
trợ hàm lồng nhau, công cụ vẽ điểm, và có môi trường phân tích số liệu tương tác.
- Đến tháng 12, 2008, phiên bản 7.7 được phát hành với SP3 cải thiện Simulink cùng
với hơn 75 sản phẩm khác.
- Năm 2009 cho ra đời 2 phiên bản 7.8 (R2009a) và 7.9 (R2009b).
- Năm 2010 phiên bản 7.10 (R2010a) cũng đã được phát hành.
Matlab được dùng rộng rãi trong giáo dục, phổ biến nhất là giải các bài toán số trị (cả đại
số tuyến tính lẫn giải tích) trong nhiều lĩnh vực kĩ thuật.
Simulink là một môi trường lập trình đồ họa dựa trên MATLAB để lập mô hình, mô phỏng
và phân tích các hệ thống động lực học đa miền. Giao diện chính của nó là một công cụ sơ
đồ khối đồ họa và một bộ thư viện khối có thể tùy chỉnh. Nó cung cấp tích hợp chặt chẽ với
phần còn lại của môi trường MATLAB và có thể điều khiển MATLAB hoặc được tập lệnh
từ nó. Simulink được sử dụng rộng rãi trong điều khiển tự động và xử lý tín hiệu kỹ thuật
số để mô phỏng đa miền và thiết kế dựa trên mô hình
Trang 42
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 2.2: Mô hình của một tấm pin NLMT trong Matlab Simulink
2.1.2 Phần mềm Atair Feko
Altair Feko là một phần mềm mô phỏng điện từ hàng đầu sử dụng kỹ thuật kết hợp dải
tần số và miền thời gian. Luận văn sử dụng phiên bản miễn phí dành cho sinh viên, học
sinh được nhà phát triển cung cấp (Student Version)
Sự kết hợp này cho phép phân tích hiệu quả các vấn đề điện từ liên quan đến việc thiết kế
và lắp đặt vị trí ăng-ten , hiện tượng tán xạ điện tử, sóng radar, tương thích điện từ (EMC),
xung điện từ (EMP), hiệu ứng tia sét, các trường bức xạ và các nguy cơ bức xạ.
Trang 43
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Trang 44
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
- Quá trình hậu xử lý toàn diện thao tác với các biểu đồ 1D, 2D, 3D nhập các kết quả
đo,tạo báo cáo.
- Khả năng mở rộng của phần mềm với các công cụ lập trình Lua, công cụ hỗ trợ
macro.
Tối ưu hóa
- Tự động tối ưu hóa các tham số với các thuật toán bao gồm GA và Particle Swarm
Optimization (PSO).
- Giám sát theo thời gian thực của quá trình tối ưu hóa.
- Giao diện liên kết với Altair HyperStudy
Giải pháp mô phỏng chuyên việt
- Bộ giải đặc biệt để phân tích hiệu quả các thiết bị thu phát sóng có gắn anten
- Phương pháp hiệu quả để tính toán các chuỗi vô hạn hoặc hưu hạn theo chu kỳ.
- Hỗ trợ tính toán với các loại vật liệu đa vật liệu như composite.
Phương pháp tính toán và mô hình hóa
- Sử dụng phương pháp tính toán phân giã tính toán theo miền Domain
Decomposition Methods giúp giảm thời gian và chi phí tính toán.
- Phương pháp số hiệu quả để tính toán sự trao đổi giữa nguồn phát và nhận tín hiệu.
Tính năng CADFEKO
Thiết lập toàn bộ các vấn đề trong CADFEKO GUI, bao gồm các khía cạnh từ mô hình
hóa đến tạo lưới.
- Có thể nhập và xuất các định dạng CAD như Parasolid, AutoCAD DXF, IGES,
STEP, Pro/ENGINEER, Unigraphics, CATIA V4 & V5, ACIS Exchange (SAT).
- Các định dạng file Gerber, ODB++ và 3Di cho mạch in.
- Hiệu chỉnh các vấn đề mô hình CAD như tính không nhất quán, rách hở bề mặt,
điền đầy các lỗ.
- Thư viện tài liệu có sẵn hoăc do người dùng định nghĩa.
- Các thuật toán xử lý mạnh mẽ với các vấn đề xử lý lưới bề mặt, khối hoặc lứoi tùy
chỉnh.
- Liên kết trực tiếp với Optenni Lab để tạo cách mạch tự động.
- Gia diện EMIT để phân tích các hiện tượng nhiễu sóng pha lẫn.
Trang 45
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
- Nhập các kết quả từ Cadence Sigrity, FEST3D, GRASP, CST, SEMCAD,
Orbit/Satimo
Tính năng POSTFEKO
Xem, so sánh và hiệu chỉnh các kết quả đo với POSTFEKO GUI.
- Biểu thị kết quả dưới dạng các biểu đồ 2D/3D
- Hiển thị các kết quả mô phỏng với các phần tử trở kháng, hoạt động của mạng lưới
điện tuyến tính khi các tín hiệu điện trải qua các trạng thái xung kích khác nhau.
- Biểu thị kết quả dưới dạng hệ tọa độ Descartes (Đề các), biểu đồ Smith.
- Kết hợp nhiều mô hình và nhiều chế độ hiển thị khác nhau.
- Hiển thị kết quả ảnh hướng của tính chất hóa học.
- Xuất các định dạng dữ liệu hình ảnh và ảnh động.
Tạo báo cáo
Với POSTFEKO bạn có thể tạo các báo cáo dưới định dạng PowerPoint, Word hoặc PDF.
Tạo nhanh các báo cáo tùy chỉnh theo yêu cầu của người dùng.
Hình 2.4: Ứng dụng của phần mềm Altair Feko trong phân tích trường điện từ
Trang 46
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
NMĐMT Sơn Mỹ 3.1 sử dụng hệ thống kim thu sét tia tiên đạo sớm (ESE), bảo vệ lên đến
95% diện tích các tấm pin NLMT. Sơ đồ bố trí hệ thống kim thu sét tia tiên đạo sớm ESE
được thể hiện như hình dưới.
Hình 2.6: Sơ đồ bố trí hệ thống kim thu sét tia tiên đạo sớm ESE và vùng bảo vệ
Trang 47
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 2.7: Lắp đặt hệ thống kim thu sét tia tiên đạo sớm ESE tại nhà máy
Ngoài ra, trong các tủ bảng điện của hệ thống Inverters sử dụng các bộ SPD (Surge
Protection Device) nhằm tránh dòng sét lan truyền đến các thiết bị trong tủ, bảng điện.
Trang 48
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 2.9: Khu vực bị sét đánh tại NMĐMT Sơn Mỹ 3.1
Sau đó vào ngày 27/07/2019 nhiệt độ đo về từ các hộp nối (Junction Box) tại các tấm pin
NLMT tăng cao quá mức cho phép. Từ các dữ liệu về sóng điện áp của bộ biến tần trên hệ
thống điều khiển trung tâm sau hơn một tháng hòa lưới cũng như kiểm tra nhiệt độ của các
hộp nối là khá cao khi các tấm pin (module) này đang hoạt động. Sau khi khảo sát kỹ hơn,
cho thấy giá trị điện áp hở mạch của các mô-đun này thấp hơn bình thường. Có tổng cộng
hơn 400 tấm pin bao gồm 16 chuỗi pin (mỗi chuỗi có 28 tấm pin) có hiện tượng này.
Hình 2.10: Vị trí các tấm pin xảy ra hiện tượng cảm ứng do sét
Trang 49
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Kiểm tra điện áp hở mạch của các tấm pin, giá trị đo được thấp hơn mức bình thường. (Giá
trị đo được bằng khoảng 2/3 giá trị bình thường như trong hình.). Khi kiểm tra 4 tấm pin
ngẫu nhiên dưới dạng mẫu và tất cả các kết quả đều giống nhau.
Từ các đo đạc kiểm chứng như trên chứng minh Bypass diode bị hỏng gây ra các hiện
tượng bất thường (nhiệt độ cao của hộp nối, điện áp hở mạch thấp). Điều này cũng được
xác nhận bởi những hình ảnh hồng ngoại được chụp khi khảo sát.
Hình 2.11: Hình ảnh hồng ngoại trên tấm pin cho thấy sự quá nhiệt trong hộp kết nối
Hình 2.12: Bypass Diode quá nhiệt dẫn đến hư hỏng hộp kết nối
Bên cạnh các vùng của hộp nối, phần khác của tấm pin không có dấu hiệu bất thường rõ
ràng. Khi mở nắp phía sau của hộp nối, phát hiện thấy một số vệt trên vị trí của các Bypass
Diode. Khả năng xuất hiện dòng xung lớn gây ra các vệt này trên vị trí các diốt.
Trang 50
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 2.13: Vết phóng điện trên bề mặt của khung các tấm pin bị sự cố
Vào ngày 12/08/2020, sự cố tương tự xảy ra làm hộp Junction Box của tấm pin bị biến
dạng. Nhiệt độ trên Junction Box cao và điện áp hở mạch thấp (~3VDC)
Trang 51
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
trở tương đương RBA = 50(m) với số tế bào quang điện nC = 18 trên một mạch vòng
Bypass Diode với mỗi tế bào có điện áp phá vỡ là là VCA = 20(V ) có điện trở tương đương
Hình 3.1: Cấu tạo tấm pin JAM72S01-375 và thông số tại NMĐMT Sơn Mỹ 3.1
Hình 3.2: Bố trí của các Bypass Diode bên trong tấm pin
Trang 52
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
I = 18 kA,
b + d − r0 0.495 + 15 − 0.05
kC 0, 2 l (1 + ln ) 0.2 1.9 (1 + ln )
Mi = d + 0.05b = 15 + 0.05 = 16.407(nH )
RF 6
Rtot 0.14
=> 3 = = = 3979.53
LL 35.18 10−6
M i I 1 e−1t 2 e − 2t 3 ( 1 − 2 ) e − 3t Vtot (1 − e − 3t )
iD (t ) = + + −
LL 1 − 3 3 − 2 ( 1 − 3 ) ( 2 − 3 ) LL 3
16.407 10−9 18000 6931 e −6931t 3975000 e −3975000t 3979 (6931 − 3975000) e −3979t
iD (t ) = + +
35.18 10−6 6931 − 3979 3979 − 3975000 (3975000 − 3979) (6931 − 3979)
393 (1 − e −3979t )
−
35.15 10−6 3979
Sử dụng chương trình Matlab tính toán cho các vị trí 3m, 5m, 10m, 15m như sau
Trang 53
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
l = 1.9;
r0 = 0.05;
LL = (1.2*(l+2*b)+0.05)*10^-5;
phi3 = Rtot/LL;
d1 = 15;
Mi1 = 10^-5*((0.2*l*(log((d1+b-r0)/(d1+r0)))/RF));
i1 = ((Mi1*I)/LL)*((phi1*exp(-phi1*t))/(phi1-phi3)+(phi2*exp(-
phi2*t))/(phi3-phi2)+(phi3*(phi1-phi2)*exp(-phi3*t))/((phi1-
phi3)*(phi2-phi3)))-(Vtot*(1-exp(-phi3*t)))/(LL*phi3);
for k =1:100000
if i1(k)>0
i1(k)= i1(k);
else
i1(k)=0;
end
end
plot(t,i1,'r','LineStyle','-.','linewidth',2);
hold on
% tai vi tri 10m
d2 = 10;
Mi2 = 10^-5*((0.2*l*(log((d2+b-r0)/(d2+r0)))/RF));
i2 = ((Mi2*I)/LL)*((phi1*exp(-phi1*t))/(phi1-phi3)+(phi2*exp(-
phi2*t))/(phi3-phi2)+(phi3*(phi1-phi2)*exp(-phi3*t))/((phi1-
phi3)*(phi2-phi3)))-(Vtot*(1-exp(-phi3*t)))/(LL*phi3);
for k =1:100000
if i2(k)>0
i2(k)= i2(k);
else
i2(k)=0;
end
end
plot(t,i2,'b','LineStyle','--','linewidth',2);
hold on;
% tai vi tri 7m
d3 = 7;
Mi3 = 10^-5*((0.2*l*(log((d3+b-r0)/(d3+r0)))/RF));
i3 = ((Mi3*I)/LL)*((phi1*exp(-phi1*t))/(phi1-phi3)+(phi2*exp(-
phi2*t))/(phi3-phi2)+(phi3*(phi1-phi2)*exp(-phi3*t))/((phi1-
phi3)*(phi2-phi3)))-(Vtot*(1-exp(-phi3*t)))/(LL*phi3);
for k =1:100000
if i3(k)>0
i3(k)= i3(k);
else
i3(k)=0;
end
end
plot(t,i3,'m','LineStyle',':','linewidth',2);
hold on ;
% Tai vi tri 5m
d4 = 5;
Mi4 = 10^-5*((0.2*l*(log((d4+b-r0)/(d4+r0)))/RF));
i4 = ((Mi4*I)/LL)*((phi1*exp(-phi1*t))/(phi1-phi3)+(phi2*exp(-
phi2*t))/(phi3-phi2)+(phi3*(phi1-phi2)*exp(-phi3*t))/((phi1-
phi3)*(phi2-phi3)))-(Vtot*(1-exp(-phi3*t)))/(LL*phi3);
for k =1:100000
if i4(k)>0
i4(k)= i4(k);
Trang 54
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
else
i4(k)=0;
end
end
plot(t,i4,'g','linewidth',2);
% Tai vi tri 3m
d5 = 3;
Mi5 = 10^-5*((0.2*l*(log((d5+b-r0)/(d5+r0)))/RF));
i5 = ((Mi5*I)/LL)*((phi1*exp(-phi1*t))/(phi1-phi3)+(phi2*exp(-
phi2*t))/(phi3-phi2)+(phi3*(phi1-phi2)*exp(-phi3*t))/((phi1-
phi3)*(phi2-phi3)))-(Vtot*(1-exp(-phi3*t)))/(LL*phi3);
for k =1:100000
if i5(k)>0
i5(k)= i5(k);
else
i5(k)=0;
end
end
plot(t,i5,'k','linewidth',2);
set(gca,'FontSize',20)
xlabel('Thoi gian (s)')
ylabel('Dòng qua Bypass Diode [A]')
[max_num9,max_num10] = max(i5(:));
max_num10 = 10*10^-6*(max_num10/100000);
zk=plot(max_num10,max_num9,'*');
set(zk,'linewidth',8);
[max_num1,max_num2] = max(i4(:));
max_num2 = 10*10^-6*(max_num2/100000);
za=plot(max_num2,max_num1,'*');
set(za,'linewidth',8);
[max_num3,max_num4] = max(i3(:));
max_num4 = 10*10^-6*(max_num4/100000);
zb=plot(max_num4,max_num3,'*');
set(zb,'linewidth',8);
[max_num5,max_num6] = max(i2(:));
max_num6 = 10*10^-6*(max_num6/100000);
zc=plot(max_num6,max_num5,'*');
set(zc,'linewidth',8);
[max_num7,max_num8] = max(i1(:));
max_num8 = 10*10^-6*(max_num8/100000);
zd=plot(max_num8,max_num7,'*');
set(zd,'linewidth',8);
fontsize = legend ('15m','10m','7m','5m','3m',sprintf('Max 3m =%0.3f
(A)',max_num9),sprintf('Max 5m =%0.3f (A)',max_num1),sprintf('Max 7m
=%0.3f (A)',max_num3),sprintf('Max 10m =%0.3f
(A)',max_num5),sprintf('Max 15m =%0.3f (A)',max_num7));
set(fontsize,'FontSize',25);
grid on ;
Sử dụng chương trình trên tính toán cho dòng cảm ứng lên Bypass Diode theo các
thông số từ mẫu tấm pin JAM72S01-375 của JA Solar ta được các kết quả chi tiết như
các hình sau :
Trang 55
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.3: Kết quả tính toán với dòng sét 18kA (25/100 µs) trường hợp sự cố tại
NMĐMT Sơn Mỹ 3.1
Dòng cảm ứng lên tấm pin tại vị trí 3m lớn hơn so với dòng phân cực ngược cực đại
của Bypass Diode. Do đó, Bypass Diode có khả năng hư hỏng do dòng cảm ứng sinh
ra do sét đánh.
Xây dựng mô hình 3 chiều (3D) cho tấm pin trên phần mềm Altair Feko dựa trên cấu tạo
của tấm pin từ các lớp khung nhôm, kính cường lực, lớp màng EVA, solar cell, tấm nền
pin (phía sau), hộp đấu dây (junction box), cáp điện, Jack kết nối.
Trang 56
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.4: Mô hình hóa các lớp cấu tạo tấm pin NLMT trên phần mềm Altair Feko
Phần mềm Altair Feko cho phép khai báo các loại vật liệu trong kho thư viện của phần
mềm. Trong đó, các loại vật liệu được chia làm 3 loại chính bao gồm vật liệu dẫn điện/
kim loại và các loại vật liệu bán dẫn và các loại vật liệu không dẫn điện.
Hình 3.5: Thư viện các loại vật liệu và đặc tính trong phần mềm Altair Feko
Trong đó, mô phỏng vòng dây liên kết chuỗi các tế bào quang điện và Bypass Diode trên
phần mềm Altair Feko như hình dưới đây. Vòng dây liên kết chuỗi các tế bào quang điện
và Bypass Diode được làm bằng đồng có tiết diện 4mm2
Trang 57
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.6: Mô phỏng vòng dây liên kết chuỗi các tế bào quang điện và Bypass Diode
trên phần mềm Altair Feko
Do phần mềm cần tính toán trên cả miền thời gian và miền tần số, người dùng cần
khai báo miền tần số tính toán trong phần mềm và các đại lượng cần quan sát.
Hình 3.7: Khai báo dòng sét và miền tần số tính toán trên phần mềm Altair Feko
(Dạng sóng 8/20 s )
Trang 58
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.8: Mô hình tấm pin và nguồn sét mô phỏng trên phần mềm Altair Feko
Kết quả tính toán dòng điện cảm ứng qua Bypass Diode tại vị trí 3m so với sét đánh.
Trang 59
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.9: Dòng cảm ứng do sét qua Bypass Diode tại vị trí 3m so với sét đánh
Kết quả tính toán điện thế phân bố trên vòng dây và trên bề mặt tấm pin với vị trí cách vị
trí sét đánh 3m như sau
Hình 3.10: Kết quả phân bố điện thế trên vòng dây và bề mặt tấm pin
Hình 3.11: Kết quả điện thế trên 2 đầu Diode tại vị trí cách sét đánh 3m
Trang 60
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Từ kết quả mô phỏng, điện áp cảm ứng lên Bypass Diode tại vị trí cách sét đánh 3m
vào khoảng 230.8 Volt. Mức năng lượng do sét gây ra lên Bypass Diode vào khoảng
6.796kJ là rất lớn so với mức năng lượng chịu đựng của Bypass Diode.
Kết quả tính toán mô phỏng sự cố dựa trên các dữ liệu thời tiết và cấu hình tấm pin đang
được sử dụng tại nhà máy. Kết quả tính toán mô phỏng phù hợp với hiện tượng gây ra sự
cố trên thực tế vận hành của NMĐMT Sơn Mỹ 3.1
3.2 Tính toán dòng cảm ứng bằng phương pháp giải tích với các trường hợp dòng sét khác
nhau
I = 25.2 kA,
Trang 61
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.12: Định nghĩa các giá trị tính toán trong phương pháp giải tích
Từ các thông số có được, phân tích tính toán đối với trường hợp khoảng cách d = 15m.
b + d − r0 0.495 + 15 − 0.05
kC 0, 2 l (1 + ln ) 0.2 1.9 (1 + ln )
Mi = d + 0.05b = 15 + 0.05 = 16.407(nH )
RF 6
Rtot 0.14
=> 3 = = = 3979.53
LL 35.18 10−6
M i I 1 e−1t 2 e − 2t 3 ( 1 − 2 ) e − 3t Vtot (1 − e − 3t )
iD (t ) = + + −
LL 1 − 3 3 − 2 ( 1 − 3 ) ( 2 − 3 ) LL 3
16.407 10−9 25200 6931 e−6931t 3975000 e−3975000t 3979 (6931 − 3975000) e −3979t
iD (t ) = + +
35.18 10−6 6931 − 3979 3979 − 3975000 (3975000 − 3979) (6931 − 3979)
393 (1 − e −3979t )
−
35.15 10−6 3979
Tính toán tương tự đối với các vị trí 3m, 5m, 7m, 10m
Sử dụng chương trình matlab để tính toán và vẽ đồ thị cho các vị trí 5m, 10m và 3m
như sau:
Trang 62
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Rba = 50*10^-3;
Rtot = nc*Rca + Rba ;
iightning = I*(exp(-phi1*t)-exp(-phi2*t));
% Tai vi tri 15m
RF = 6;
b = 0.495;
l = 1.9;
r0 = 0.05;
LL = (1.2*(l+2*b)+0.05)*10^-5;
phi3 = Rtot/LL;
d1 = 15;
Mi1 = 10^-5*((0.2*l*(log((d1+b-r0)/(d1+r0)))/RF));
i1 = ((Mi1*I)/LL)*((phi1*exp(-phi1*t))/(phi1-phi3)+(phi2*exp(-
phi2*t))/(phi3-phi2)+(phi3*(phi1-phi2)*exp(-phi3*t))/((phi1-
phi3)*(phi2-phi3)))-(Vtot*(1-exp(-phi3*t)))/(LL*phi3);
for k =1:100000
if i1(k)>0
i1(k)= i1(k);
else
i1(k)=0;
end
end
plot(t,i1,'r','LineStyle','-.','linewidth',2);
hold on
% tai vi tri 10m
d2 = 10;
Mi2 = 10^-5*((0.2*l*(log((d2+b-r0)/(d2+r0)))/RF));
i2 = ((Mi2*I)/LL)*((phi1*exp(-phi1*t))/(phi1-phi3)+(phi2*exp(-
phi2*t))/(phi3-phi2)+(phi3*(phi1-phi2)*exp(-phi3*t))/((phi1-
phi3)*(phi2-phi3)))-(Vtot*(1-exp(-phi3*t)))/(LL*phi3);
for k =1:100000
if i2(k)>0
i2(k)= i2(k);
else
i2(k)=0;
end
end
plot(t,i2,'b','LineStyle','--','linewidth',2);
hold on;
% tai vi tri 7m
d3 = 7;
Mi3 = 10^-5*((0.2*l*(log((d3+b-r0)/(d3+r0)))/RF));
i3 = ((Mi3*I)/LL)*((phi1*exp(-phi1*t))/(phi1-phi3)+(phi2*exp(-
phi2*t))/(phi3-phi2)+(phi3*(phi1-phi2)*exp(-phi3*t))/((phi1-
phi3)*(phi2-phi3)))-(Vtot*(1-exp(-phi3*t)))/(LL*phi3);
for k =1:100000
if i3(k)>0
i3(k)= i3(k);
else
i3(k)=0;
end
end
plot(t,i3,'m','LineStyle',':','linewidth',2);
hold on ;
% Tai vi tri 5m
d4 = 5;
Mi4 = 10^-5*((0.2*l*(log((d4+b-r0)/(d4+r0)))/RF));
Trang 63
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
i4 = ((Mi4*I)/LL)*((phi1*exp(-phi1*t))/(phi1-phi3)+(phi2*exp(-
phi2*t))/(phi3-phi2)+(phi3*(phi1-phi2)*exp(-phi3*t))/((phi1-
phi3)*(phi2-phi3)))-(Vtot*(1-exp(-phi3*t)))/(LL*phi3);
for k =1:100000
if i4(k)>0
i4(k)= i4(k);
else
i4(k)=0;
end
end
plot(t,i4,'g','linewidth',2);
% Tai vi tri 3m
d5 = 3;
Mi5 = 10^-5*((0.2*l*(log((d5+b-r0)/(d5+r0)))/RF));
i5 = ((Mi5*I)/LL)*((phi1*exp(-phi1*t))/(phi1-phi3)+(phi2*exp(-
phi2*t))/(phi3-phi2)+(phi3*(phi1-phi2)*exp(-phi3*t))/((phi1-
phi3)*(phi2-phi3)))-(Vtot*(1-exp(-phi3*t)))/(LL*phi3);
for k =1:100000
if i5(k)>0
i5(k)= i5(k);
else
i5(k)=0;
end
end
plot(t,i5,'k','linewidth',2);
set(gca,'FontSize',20)
xlabel('Thoi gian (s)')
ylabel('Dòng qua Bypass Diode [A]')
[max_num9,max_num10] = max(i5(:));
max_num10 = 10*10^-6*(max_num10/100000);
zk=plot(max_num10,max_num9,'*');
set(zk,'linewidth',8);
[max_num1,max_num2] = max(i4(:));
max_num2 = 10*10^-6*(max_num2/100000);
za=plot(max_num2,max_num1,'*');
set(za,'linewidth',8);
[max_num3,max_num4] = max(i3(:));
max_num4 = 10*10^-6*(max_num4/100000);
zb=plot(max_num4,max_num3,'*');
set(zb,'linewidth',8);
[max_num5,max_num6] = max(i2(:));
max_num6 = 10*10^-6*(max_num6/100000);
zc=plot(max_num6,max_num5,'*');
set(zc,'linewidth',8);
[max_num7,max_num8] = max(i1(:));
max_num8 = 10*10^-6*(max_num8/100000);
zd=plot(max_num8,max_num7,'*');
set(zd,'linewidth',8);
fontsize = legend ('15m','10m','7m','5m','3m',sprintf('Max 3m =%0.3f
(A)',max_num9),sprintf('Max 5m =%0.3f (A)',max_num1),sprintf('Max 7m
=%0.3f (A)',max_num3),sprintf('Max 10m =%0.3f
(A)',max_num5),sprintf('Max 15m =%0.3f (A)',max_num7));
set(fontsize,'FontSize',25);
grid on ;
Trang 64
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Sử dụng chương trình trên tính toán cho các giá trị dòng sét khác nhau (25kA , 50kA,
100kA) cảm ứng lên Bypass Diode theo các thông số từ mẫu tấm pin JAM72S01-375
của JA Solar ta được các kết quả chi tiết như các hình sau :
Hình 3.13: Kết quả tính toán với dòng sét 25kA (25/100 µs)
Hình 3.14: Kết quả tính toán với dòng sét 50kA
Trang 65
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.15: Kết quả tính toán với dòng sét 100kA
Từ kết quả tính toán bằng phương pháp giải tích, dòng cảm ứng xuất hiện trên các
Bypass Diode trong khoảng từ < 5m đều mang giá trị lớn hơn dòng dẫn phân cực
thuận tối đa của Bypass Diode ( I F max = 20( A) ). Tuy nhiên, trong thực tế Bypass Diode có
khả năng chịu đựng xung dòng có giá trị gấp 3 ~ 5 lần dòng dẫn phân cực thuận tối đa
[25].
Do đó, với khoảng cách 3m ~ 5m thì giá trị dòng cảm ứng lên Bypass Diode có nguy cơ
cao gây ngắn mạch và làm cháy Bypass Diode. Đối với khoảng cách < 3m, khả năng xảy
ra ngắn mạch và hư hỏng Bypass Diode là rất cao do dòng cảm ứng là rất lớn (43A ~
211A)
3.3 Tính toán dòng cảm ứng bằng phương pháp số trường hợp với các dòng sét khác nhau
Sau khi xây dựng mô hình tấm pin và nguồn sét trên phần mềm Altair Feko, tính toán
dòng điện cảm ứng và cường độ điện từ trên tấm pin khi xảy ra sét đánh bằng phương
pháp MoM/MLFMM.
Trang 66
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Kết quả tính toán dòng cảm ứng sét qua Bypass Diode tại các vị trí sét đánh cách 3m,
5m, 10m và 15m. Tính toán với các dòng sét có biên độ đỉnh khác nhau 25kA, 50kA
và 100kA cụ thể như sau:
Hình 3.16: Kết quả tính toán dòng cảm ứng sét qua Bypass Diode khi tấm pin cách vị
trí sét đánh 3m bằng phương pháp số
Hình 3.17: Kết quả tính toán dòng cảm ứng sét qua Bypass Diode khi tấm pin cách vị
trí sét đánh 5m bằng phương pháp số
Trang 67
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.18: Kết quả tính toán dòng cảm ứng sét qua Bypass Diode khi tấm pin cách vị
trí sét đánh 7m bằng phương pháp số
Hình 3.19: Kết quả tính toán dòng cảm ứng sét qua Bypass Diode khi tấm pin cách vị
trí sét đánh 10m bằng phương pháp số
Trang 68
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.20: Kết quả tính toán dòng cảm ứng sét qua Bypass Diode khi tấm pin cách vị
trí sét đánh 15m bằng phương pháp số
Kết quả tính toán bằng phương pháp số nhìn chung không chênh lệch nhiều so với kết quả
tính toán bằng phương pháp giải tích.
3.3.2 Cường độ trường từ và trường điện cảm ứng lên tấm pin
Phương pháp số cho phép tính toán trên miền không gian 3 chiều (Oxyz). Từ đó cho kết
quả về cường độ điện trường và cường độ từ trường trên bề mặt tấm pin và trên các vòng
dây liên kết chuỗi các tế bào quang điện và Bypass Diode.
Hình 3.21: Mô tả các đại lượng tính toán trong không gian Oxyz
Trang 69
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.22: Kết quả tính toán cường độ trường điện trên vòng dây tại điểm gần sét đánh
nhất khi tấm pin cách vị trí sét đánh 3m bằng phương pháp số
Hình 3.23: Kết quả tính toán cường độ trường điện và trường từ trên bề mặt tấm pin khi
tấm pin cách vị trí sét đánh 3m bằng phương pháp số
Trang 70
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.24: Kết quả tính toán cường độ trường từ trên vòng dây tại điểm gần sét đánh
nhất khi tấm pin cách vị trí sét đánh 3m bằng phương pháp số
Hình 3.25: Kết quả tính toán cường độ trường điện trên vòng dây tại điểm gần sét đánh
nhất khi tấm pin cách vị trí sét đánh 5m bằng phương pháp số
Trang 71
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.26: Kết quả tính toán cường độ trường điện và trường từ trên bề mặt tấm pin khi
tấm pin cách vị trí sét đánh 5m bằng phương pháp số
Hình 3.27: Kết quả tính toán cường độ trường từ trên vòng dây tại điểm gần sét đánh
nhất khi tấm pin cách vị trí sét đánh 5m bằng phương pháp số
Trang 72
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.28: Kết quả tính toán cường độ trường điện trên vòng dây tại điểm gần sét đánh
nhất khi tấm pin cách vị trí sét đánh 7m bằng phương pháp số
Hình 3.29: Kết quả tính toán cường độ trường điện và trường từ trên bề mặt tấm pin khi
tấm pin cách vị trí sét đánh 7m bằng phương pháp số
Trang 73
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.30: Kết quả tính toán cường độ trường từ trên vòng dây tại điểm gần sét đánh
nhất khi tấm pin cách vị trí sét đánh 7m bằng phương pháp số
Hình 3.31: Kết quả tính toán cường độ trường điện trên vòng dây tại điểm gần sét đánh
nhất khi tấm pin cách vị trí sét đánh 10m bằng phương pháp số
Trang 74
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.32: Kết quả tính toán cường độ trường điện và trường từ trên bề mặt tấm pin khi
tấm pin cách vị trí sét đánh 10m bằng phương pháp số
Hình 3.33: Kết quả tính toán cường độ trường từ trên vòng dây tại điểm gần sét đánh
nhất khi tấm pin cách vị trí sét đánh 10m bằng phương pháp số
Trang 75
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.34: Kết quả tính toán cường độ trường điện trên vòng dây tại điểm gần sét đánh
nhất khi tấm pin cách vị trí sét đánh 15m bằng phương pháp số
Hình 3.35: Kết quả tính toán cường độ trường điện và trường từ trên bề mặt tấm pin khi
tấm pin cách vị trí sét đánh 15m bằng phương pháp số
Trang 76
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.36: Kết quả tính toán cường độ trường từ trên vòng dây tại điểm gần sét đánh
nhất khi tấm pin cách vị trí sét đánh 15m bằng phương pháp số
Tổng hợp kết quả tính toán của cường độ trường từ và trường điện cảm ứng lên tấm
pin theo bảng sau.
Trang 77
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Vị trí tấm pin E-Vòng dây- H-Vòng dây- E-Bề Mặt - H-Bề Mặt -
so với vị trí sét Max Max Max Max
đánh [kV/m] [kA/m] [V/m] [mA/m]
15m 6.55897 0.36225 - -
Dòng sét có biên độ đỉnh là 100kA
3m 58.1493 12.5403 7.50 192.50
5m 52.7581 2.70685 5.00 82.50
7m 27.8033 3.16013 3.60 50.00
10m 19.6043 1.60413 2.50 25.00
15m 13.0013 0.71746 1.75 11.00
Từ các kết quả tính toán cho thấy, cường độ điện trường và từ trường tác động lên
vòng dây là rất lớn so với bề mặt của tấm pin. Do thành phần cấu tạo từ kim loại, cộng
thêm ảnh hưởng của khung nhôm tấm pin nên cảm ứng sét lên vòng dây là rất lớn.
Đồng thời, kết quả tính toán cho ta thấy các phần nằm ở rìa của tấm pin (gần khung
tấm pin) chịu ảnh hưởng nặng nề hơn so với các phần phía trong.
Nguyên nhân do điện trường và từ trường cảm ứng lên vòng dây rất lớn cũng có thể
gây hư hỏng Bypass Diode.
Do vậy, khi có hiện tượng sét đánh xảy ra không chỉ ảnh hưởng lên Bypass Diode mà
còn ảnh hưởng trực tiếp đến các tế bào quang điện. Dẫn đến giảm hiệu suất hay hư hại
các tế bào quang điện như thí nghiệm [35] và đồng thời gây ngắn mạch các Bypass
Diode như sự cố đã được ghi nhận tại NMĐMT Sơn Mỹ 3.1
Trang 78
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Kết quả tính toán dòng cảm ứng qua Bypass Diode cho 2 phương pháp được tổng hợp theo
bảng sau.
Bảng 3.2: Tổng hợp kết quả tính toán dòng cảm ứng qua Bypass Diode
Để xác định tính chính xác của mô hình được xây dựng cần so sánh với kết quả thực tế.
Trong thí nghiệm tại Đại Học Stellenbosch – Nam Phi [33], các bộ thiết bị cao thế tạo ra
Trang 79
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
xung dòng chạy dọc trục nhằm mô phỏng lại dòng sét đi xuống đất. Tấm pin model BYD
310P6C-36 PV được dặt tại vị trí cách bộ tạo xung 1m và cố định trên trục.
Hình 3.37 : Cấu hình thí nghiệm dòng cảm ứng sét lên tấm pin NLMT [33]
Trong đó, dòng xung thí nghiệm có giá trị cực đại 4kA có dạng sóng như hình
dưới :
Hình 3.38: Dòng xung trong thí nghiệm dòng cảm ứng sét lên tấm pin NLMT
Kết quả đo đạc từ thí nghiệm thực tế trên 3 Bypass Diode trong tấm pin như hình sau
Trang 80
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.39: Dòng cảm ứng đo đạc từ thí nghiệm trên các Bypass Diode [33]
Sử dụng phương pháp giải tích và phương pháp số, tính toán cho trường hợp như thí
nghiệm trên ta được kết quả như sau.
Hình 3.40: Dòng cảm ứng sét tính toán bằng phương pháp giải tích cho trường hợp thí
nghiệm (Dòng sét đỉnh 4kA, khoảng cách 1m)
Trang 81
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.41: Dòng cảm ứng sét tính toán bằng phương pháp giải tích cho trường hợp thí
nghiệm (Dòng sét đỉnh 4kA, khoảng cách 1m)
Sai số so với kết quả thí nghiệm thực tế của phương pháp giải tích
I giaitich 20.249
% Sai _ so = ( − 1) 100 = ( − 1) 100 = 3.968(%)
I diode _1 + I diode _ 2 + I diode _ 3 19.592 + 19.001 + 19.835
3 3
Sai số so với kết quả thí nghiệm thực tế của phương pháp số
I pp _ so 20.2046
% Sai _ so = ( − 1) 100 = ( − 1) 100 = 3.741(%)
I diode _1 + I diode _ 2 + I diode _ 3 19.592 + 19.001 + 19.835
3 3
Sai số so với kết quả thực nghiệm [33] khá nhỏ (< 5%). Do đó, mô hình được mô phỏng
cùng với lời giải theo phương pháp giải tích là phù hợp với kết quả từ thí nghiệm thực tế.
Đồng thời, mô hình sử dụng phương pháp số có độ chính xác cao hơn so với mô hình tính
toán bằng phương pháp giải tích.
3.4.3 Đánh giá mức độ ảnh hưởng của dòng sét và kết luận
Sau đó, ta cần xem xét xác suất biên độ cực đại của dòng sét xảy ra trong tự nhiên [32]
nhằm đánh giá mức độ tác động cũng như xác suất gây nguy hiểm của dòng sét cảm ứng
lên Bypass Diode.
Trang 82
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 3.42: Xác suất của dòng sét theo biên độ cực đại [32]
Bảng tóm tắt đánh giá xác suất và mức độ ảnh hưởng của dòng cảm ứng sét lên Bypass
Diode như sau
Bảng 3.3: Tổng hợp kết quả dòng qua Bypass Diode phân loại theo dòng sét và khoảng
cách từ tấm pin đến vị trí sét đánh
Dòng qua Bypass Diode [A] theo khoảng cách đến vị trí sét
Dòng sét/Xác đánh
suất
3m 5m 7m 10m 15m
Phương pháp số
25kA/30% 53.4984 32.8943 18.5535 9.60381 4.37222
50kA/10% 106.582 65.5336 36.9632 19.1332 8.71056
100kA/1% 211.09 129.791 73.2073 37.8941 17.2514
Phương pháp giải tích
25kA/30% 43.686 24.143 15.691 9.473 4.888
50kA/10% 106.66 66.156 33.051 18.631 9.587
100kA/1% 211.66 139.17 67.889 37.138 15.39
*Ghi chú: Mức độ nguy hiểm được biểu thị theo gam màu
Khi khoảng cách từ tấm pin đến vị trí sét đánh lớn hơn 15m, Bypass Diode gần như chịu
ảnh hưởng không đáng kể từ dòng sét cảm ứng do biên độ của dòng sét cảm ứng nhỏ hơn
so với dòng ngắn mạch của tấm pin và dòng phân cực thuận cực đại của Bypass Diode.
Trang 83
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Đối với khoảng cách từ 10m – 15m, chỉ khi dòng sét có biên độ lớn (>100kA) mới gây
nguy hiểm lên Bypass Diode và các tế bào quang điện. Tuy nhiên, các trường hợp có biên
độ lớn (≥100kA) có xác suất tương đối thấp (≤1%). Do đó, chưa cần có biện pháp bảo vệ
cho các tấm pin nằm trong vùng khoảng cách từ 10m – 15m so với kim thu sét.
Trong khoảng cách từ 7m - 10m, mức độ nguy hiểm của dòng sét cảm ứng lên Bypass
Diode tăng dần. Khi dòng sét rơi vào giá trị ≥50kA với xác suất trung bình vào khoảng
≤10%, dòng cảm ứng sét đã lớn hơn so với dòng phân cực thuận cực đại của Bypass Diode
(20A) nhưng trong một số trường hợp Bypass Diode vẫn có thể chịu đựng được (20A ~
40A) khi xung sét không kéo dài. Đối với xung sét có biên độ lớn (≥100kA), Bypass Diode
có khả năng bị hư hỏng cao. Vì vậy, có thể cân nhắc không xem xét biện pháp bảo vệ cho
các tấm pin thuộc khu vực trên.
Khi khoảng cách từ tấm pin đến vị trí sét đánh rơi vào khoảng từ 5m - 7m, khi dòng sét rơi
vào giá trị ≥50kA với xác suất trung bình vào khoảng ≤ 10% thì dòng sét cảm ứng đã vượt
giá trị xung chịu đựng được của Bypass Diode (>40A). Đồng thời, với dòng sét có giá trị ≥
25kA có xác suất xảy ra cao ≤ 30%, dòng sét cảm ứng đã lớn hơn so với dòng phân cực
thuận cực đại của Bypass Diode (20A). Do đó, cần thiết nghiên cứu biện pháp bảo vệ cho
Bypass Diode trong dải khoảng cách trên.
Đối với khoảng cách 3m - 5m, xét dòng sét có giá trị ≥ 25kA có xác suất xảy ra cao ≤ 30%
thì dòng sét cảm ứng đã vượt giá trị xung chịu đựng được của Bypass Diode (>40A). Vì
vậy, khả năng xảy ra sự cố đối với Bypass Diode là rất lớn. Đề xuất nghiên cứu biện pháp
bảo vệ cho Bypass Diode trong dải khoảng cách trên.
Không tính toán với các trường hợp khoảng cách < 3m do độ cao của kim thu sét ESE
trong trường hợp trên sẽ gây hiện tượng bóng che đối với các tấm pin. Tuy nhiên, trong
một số trường hợp tấm pin đặt gần kim thu sét ESE vì lý do tiết kiệm bố trí mặt bằng. Cần
xem xét nghiên cứu các giải pháp giảm dòng cảm ứng sét hoặc gia tăng khoảng cách từ
tấm pin đến kim thu sét vì dòng cảm ứng sét trong trường hợp trên sẽ rất lớn.
Trang 84
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Từ các kết quả tính toán tại chương trước cho thấy, khi khoảng cách từ tấm pin đến vị trí
sét đánh nhỏ hơn 7m dòng sét cảm ứng đã có khả năng gây hư hỏng lên các tấm pin
NLMT. Vì vậy, cần thiết phải có giải pháp để giảm thiểu hiện tượng trên hoặc cần có sự
thay thế các thiết bị có khả năng chịu dòng lớn.
Luận văn đề xuất giải pháp thay thế Bypass Diode có khả năng chịu dòng xung cao, sau đó
tính toán mô phỏng nhằm đánh giá hiệu quả của giải pháp.
4.2 Tính toán và đánh giá ảnh hưởng của giải pháp
Việc thay thế Bypass Diode cần thực hiện hợp lý để đảm bảo không làm giảm hiệu suất
của tấm pin NLMT khi có hiện tượng bóng che. Đồng thời, Bypass Diode phải có khả
năng chịu dòng xung lớn và có chi phí thay thế kinh tế.
Bypass Diode được lựa chọn là Diode VSB2045-MB3 của hãng Vishay (Loại Bypass
Diode có khả năng chịu dòng xung cao). Kích thước và vị trí lắp đặt của Bypass Diode
được thể hiện như hình dưới.
Hình 4.1: Kích thước và vị trí lắp đặt của Bypass Diode VSB2045-MB3
Thông số chi tiết của Bypass Diode VSB2045-MB3 được thể hiện chi tiết trong bảng sau
Trang 85
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 4.2: Đặc tính nhiệt độ - hiệu suất và tổn thất – dòng phân cực thuận của Bypass
Diode VSB2045-MB3
Dòng xung cực đại chịu đựng của Bypass Diode VSB2045-MB3 lên tới 250A. Từ các kết
quả phân tích tính toán tại chương 3, Bypass Diode VSB2045-MB3 có khả năng đảm bảo
vận hành an toàn, tin cậy trong trường hợp cách vị trí sét đánh ≥ 3m.
Tuy nhiên, khi thay thế Bypass Diode cần lưu ý đến tổn thất trên Bypass Diode và hiệu
suất của tấm pin khi có hiện tượng bóng che. Sử dụng công cụ Simulink của phần mềm
Matlab tính toán. Simulink là một môi trường lập trình đồ họa dựa trên MATLAB để lập
mô hình, mô phỏng và phân tích các hệ thống động lực học đa miền. Giao diện chính của
nó là một công cụ sơ đồ khối đồ họa và một bộ thư viện khối có thể tùy chỉnh.
Matlab Simulink có sẵn các khối PV Cells có thể lựa chọn theo các model từ các nhà sản
xuất khác nhau (JA Solar, Canadian Solar, SunPower, Panasonic ...) với ngõ vào bao gồm
bức xạ và nhiệt độ tấm pin. Đầu ra của các khối PV Cells bao gồm dòng, áp và công suất
ngõ ra.
Trang 86
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 4.3: Cửa sổ cài đặt đặc tính của các Cells trong module PV Cells – Matlab Simulink
Do tác dụng của Bypass Diode trong việc tăng hiệu suất tấm pin khi có hiệu ứng bóng che,
luận văn xây dựng mô hình trên Matlab Simulink mô phỏng hiện tượng bóng che trên tấm
pin NLMT. Trong đó, tấm pin NLMT có 3 Bypass Diode riêng biệt cho mỗi chuỗi 20
Cells. Đặc tính của Bypass Diode được cài đặt trong Matlab Simulink theo cửa sổ bên
dưới.
Hình 4.4: Cửa sổ cài đặt đặc tính của Bypass Diode trong Matlab Simulink
Trang 87
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Xây dựng hoàn chỉnh mô hình mô phỏng hiện tượng bóng che trên tấm pin mặt trời. Chi
tiết của mô hình được thể hiện trong hình dưới đây
Hình 4.5: Mô hình mô phỏng hiệu ứng bóng che trong Matlab Simulink
Kết quả tính toán đặc tuyến V-I và đặc tuyến P-V của tấm pin cho trước và sau khi thay thế
Bypass Diode được thể hiện chi tiết trong 2 đồ thị sau
Hình 4.6: Đặc tuyến V-I của tấm pin trước và sau khi thay thế Bypass Diode
Trang 88
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Hình 4.7: Đặc tuyến P-V của tấm pin trước và sau khi thay thế Bypass Diode
Kết quả tính toán cho thấy thay thế Bypass Diode làm tăng hiệu suất của tấm pin khi có
hiệu ứng bóng che (khoảng 5%). Do đó, việc thay thế Bypass Diode không làm ảnh hưởng
đến hiệu suất làm việc của tấm pin. Tuy nhiên, giải pháp thay thế Bypass Diode có chi phí
tương đối cao khi thực hiện ở quy mô lớn. Chi phí cho mỗi Bypass Didoe là 0.6186
Dollars/1 Diode tương đương 14183 đồng/1 Diode [34]. Quy đổi theo mỗi tấm pin có chi
phí thay thế Bypass Diode vào khoảng 42549 đồng/ 1 tấm pin. Đối với NMĐMT Sơn Mỹ
3.1 với hơn 130000 tấm pin có tổng công suất là 50MWp, ước tính có khoảng 60000 tấm
pin cách vị trí kim thu sét ESE trong khoảng < 7m và cần được thay thế. Do đó, ước tính
riêng chi phí mua sắm thay thế lên tới 2,552 tỷ đồng và chưa kể đến chi phí nhân công và
các chi phí tạm dừng sản xuất điện.
Từ các phân tích trên, giải pháp thay thế Bypass Diode mang tính hiệu quả cao về mặt kỹ
thuật. Bypass Diode được thay thế có khả năng chịu dòng xung cảm ứng lên đến 250A,
đảm bảo vận hành an toàn, tin cậy trong trường hợp cách vị trí sét đánh ≥ 3m và làm tăng
hiệu suất tấm pin khi có hiệu ứng bóng che. Thay thế Bypass Diode đặc biệt phù hợp với
các hệ thống điện mặt trời quy mô nhỏ (đặc biệt là các hệ thống điện mặt trời áp mái).
Trang 89
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Nội dung luận văn “Nghiên Cứu Về Hiện Tượng Cảm Ứng Sét Lên Các Hệ Thống Pin
Năng Lượng Mặt Trời” đã trình bày được lý thuyết về hiện tượng cảm ứng sét lên các hệ
thống pin năng lượng mặt trời và phương pháp nghiên cứu hiện tượng này, từ đó thực hiện
đánh giá hiện tượng đối với các trường hợp khác nhau.
Dựa trên sự cố đã xảy ra tại NMĐMT Sơn Mỹ 3.1 cho thấy dòng cảm ứng sét gây hư hỏng
ở mức độ lớn đến các tấm pin mặt trời, đặc biệt là đối với Bypass Diode. Đồng thời, một số
kết quả thí nghiệm thực tiễn và mô phỏng cho thấy sự suy giảm hiệu suất của các tấm pin
trước các tác động của trường điện và trường từ cảm ứng do sét gây ra lên các tế bào quang
điện.
Kết quả nghiên cứu đã tính toán cường độ dòng điện cảm ứng, cường độ trường điện và
trường từ cảm ứng do sét gây ra lên bề mặt và lên chuỗi tế bào quang điện trên tấm pin
theo các khoảng cách khác nhau từ vị trí bị sét đánh đến vị trí tấm pin. Trong đó, cường độ
dòng điện cảm ứng do sét gây ra được tính bằng 2 phương pháp bao gồm phương pháp số
và phương pháp giải tích.
Luận văn sử dụng phần mềm Matlab cho phương pháp giải tích và xây dựng mô hình trên
không gian 3 chiều bằng phần mềm Altair Feko (Student Version) cho phương pháp số.
Trong đó, kết quả tính toán bằng 2 phương pháp và so sánh với thí nghiệm thực tế [33] có
độ sai lệch nhỏ. Từ đó cho thấy mô hình xây dựng và các công thức tính toán theo phương
pháp số và phương pháp giải tích là phù hợp với thực nghiệm.
Kết quả nghiên cứu cho thấy đối với khoảng cách dưới 7m thì bắt đầu có nguy cơ xảy ra hư
hỏng đối với Bypass Diode gây ra bởi dòng cảm ứng sét. Khi khoảng cách là dưới 5m thì
xác suất xảy ra nguy cơ gây hư hỏng Bypass Diode đặc biệt tăng cao. Do đó, cần thiết phải
có giải pháp nhằm tránh hiện tượng xảy ra như sự cố tại NMĐMT Sơn Mỹ 3.1.
Từ kết quả nghiên cứu, đề xuất giải pháp thay thế Bypass Diode có khả năng chịu dòng
xung cao (250A) và đánh giá ảnh hưởng của giải pháp. Giải pháp thay thế Bypass Diode
giúp Bypass Diode chịu được dòng cảm ứng do sét gây ra ở vị trí ≥ 3m. Đồng thời, làm
tăng hiệu suất của tấm pin khi có hiệu ứng bóng che (khoảng 5%). Tuy nhiên, cần có đánh
giá chi tiết về mặt kinh tế trước khi áp dụng giải pháp, đặc biệt là đối với các hệ thống lớn
như các nhà máy điện mặt trời.
Trang 90
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Việc tính toán giải pháp để giảm thiểu ảnh hưởng của hiện tượng cảm ứng sét lên các hệ
thống pin năng lượng mặt trời, luận văn chỉ thực hiện tính toán giải pháp thay thế Bypass
Diode. Ngoài giải pháp trên, một số giải pháp khác như cấu trúc lại các vòng dây dẫn
trong tấm pin, áp dụng lồng Faraday cho hệ thống các tấm pin năng lượng mặt trời ... chưa
được mô phỏng đánh giá. Đồng thời, mô phỏng thêm các hiện tượng quá độ khác liên quan
đến hiện tượng sét đánh như phóng điện ngược, quá điện áp tạm thời ...v/v và hiện tượng
suy giảm hiệu suất của tấm pin do hiện tượng cảm ứng điện từ gây ra do sét.
Trang 91
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Trang 92
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
system,” Electric Power Systems Research, vol. 94, pp. 10 – 15, 2013, lightning
Protection of Advanced Energy Systems. [Online]. Available: http:
//www.sciencedirect.com/science/article/pii/S0378779612001976
[11] G. M. Masters, Renewable and Efficient Electric Power Systems, 2nd ed.
Hoboken: Wiley-Interscience, 2004.
[12] W. Smith, “Effect of light on selenium during the passage of an electric
current,” International Journal of Science, vol. 7, p. 303, 1873. [Online]. Available:
http://dx.doi.org/10.1038/007303e0
[13] “Discovery of the photovoltaic (pv) effect,” 2018. [Online]. Available: http:
//solarcellcentral.com/history page.html
[14] ST Microelectronics, How to choose a bypass diode for a silicon panel junction
box, Geneva, 2011. [Online]. Available: https://www.st.com/content/ccc/resource/
technical/document/application note/cc/6a/fe/6d/f6/17/40/3c/DM00034029.pdf/
files/DM00034029.pdf/jcr:content/translations/en.DM00034029.pdf
[15] A. I. Watson, R. E. L´opez, and R. L. Holle, “Diurnal Cloud-to-Ground Lightning
Pat- terns in Arizona during the Southwest Monsoon,” Monthly Weather Review,
vol. 122, no. 8, pp. 1716–1725, 1994. [Online]. Available:
https://journals.ametsoc.org/doi/ abs/10.1175/1520-
0493%281994%29122%3C1716%3ADCTGLP%3E2.0.CO%3B2
[16] V. A. Rakov and M. A. Uman, Lightning: Physics and Effects. Cambridge
University Press, 2006. [Online]. Available: https://books.google.co.za/books?id=
TuMa5lAa3RAC
[17] D. J. Malan, “Physics of lightning,” Quarterly Journal of the Royal Meteorological
Society, vol. 90, no. 384, p. 221, 1964. [Online]. Available: https://rmets.
onlinelibrary.wiley.com/doi/abs/10.1002/j.1477-8696.1964.tb02110.x
[18] S. E. Reynolds, M. Brook, and M. F. Gourley, “Thunderstorm charge separation,”
Journal of Meteorology, vol. 14, no. 5, pp. 426–436, 1957. [Online]. Available:
https://doi.org/10.1175/1520-0469(1957)014(0426:TCS)2.0.CO;2
[19] T. Takahashi, “Riming electrification as a charge generation mechanism in
thunderstorms,” Journal of the Atmospheric Sciences, vol. 35, no. 8, pp. 1536–
1548, 1978. [Online]. Available: https://doi.org/10.1175/1520-
0469(1978)035(1536: REAACG)2.0.CO;2
[20] E. R. Jayaratne and C. P. R. Saunders, “Thunderstorm electrification: The effect of
cloud droplets,” Journal of Geophysical Research: Atmospheres, vol. 90, no. D7,
pp. 13 063–13 066, 1985. [Online]. Available:
https://agupubs.onlinelibrary.wiley.com/ doi/abs/10.1029/JD090iD07p13063
[21] C. P. R. Saunders, H. Bax-norman, C. Emersic, E. E. Avila, and N. E.
Castellano, “Laboratory studies of the effect of cloud conditions on graupel/crystal
Trang 93
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Trang 94
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
[34] https://www.digikey.com/en/products/detail/vishay-general-semiconductor-diodes-
division/VSB2045Y-M3-
73/4933466?utm_campaign=buynow&utm_medium=aggregator&WT.z_cid=ref_fi
ndchips_standard&utm_source=findchips
[35] Đồ Án Môn Học - Phân Tích Hoạt Động Sét Trên Vùng Đồng Bằng Sông
Cửu Long Dựa Trên Dữ Liệu Định Vị Sét Và So Sánh Với Dữ Liệu Của Hệ Thống
Blitzortung - Nguyễn Thành Tâm - ĐHBK TP. Hồ Chí Minh
Trang 95
LVThS GVHD: Nguyễn Nhật Nam
HVTH: Trần Hữu Phúc
Trang 96