GS Nguyễn Đức Chiến

Viện Vật lý Kỹ thuật

ĐH Bách khoa Hà Nội
Ch. V. Transistor trường MOSFET và
các linh kiện liên quan

5.1 Diode MOS

5.2 Cơ bản về MOSFET
5.3 Thu nhỏ kích thước MOSFET
5.4 CMOS và BiCMOS
5.5 MOSFET trên đế cách điện
5.6 Bộ nhớ MOS
5.7 MOSFET công suất
 5.1 Diode cấu trúc Kim loại-Oxide-
Bán dẫn (MOS)

(a) Hình không gian của diode MOS (Metal-Oxide-Semiconductor).

(b) Mặt cắt một diode MOS.
 5.1 Diode MOS

Giản đồ năng lượng của diode MOS lý tưởng tại V = 0

 5.1 Diode MOS

Các đại lượng quan trọng:

(a) Công thoát qΦ: chênh lệch năng lượng giữa mức Fermi
và mức chân không

(b) Ái lực điện tử : chênh lệch năng lượng giữa đáy

vùng dẫn và mức chân không

(c) qΨB: khoảng cách giữa mức Fermi EF và mức Fermi

thuần Ei
 5.1 Diode MOS
Diode MOS lý tưởng:
a. Khi không có điện áp, không có sự khác biệt về công
thoát giữa kim loại và bán dẫn: hiệu công thoát = 0, các
dải năng lượng phẳng (flat band)

b. Dưới bất kỳ điều kiện phân cực nào cũng chỉ có điện
tích trong bán dẫn và điện tích bằng về độ lớn nhưng
trái dấu trên điện cực kim loại ngay sát bề mặt oxide
c. Không có dòng qua lớp oxide khi đặt điện áp 1 chiều,
hay điện trở của lớp oxide vô cùng lớn.
 5.1 Diode MOS lý tưởng
Trường hợp tích tụ: GiẢN ĐỒ NĂNG LƯỢNG VÀ
PHÂN BỐ ĐiỆN TÍCH TRONG
V<0 đặt trên điện cực kim loại, lỗ DIODE MOS LÝ TƯỞNG
trống bị kéo về phân biên
SiO2-Si
Dải năng lượng trên bề mặt bán
dẫn cong lên phía trên, tăng
khoảng cách giữa Ei và EF,
tương ứng tăng nồng độ và
tích tụ lỗ trống trên bề mặt
bán dẫn
Không có dòng đi qua.

Trường hợp nghèo:

V>0 trên cực kim loại, dải năng
lượng uốn cong xuống, bề
mặt bán dẫn nghèo lỗ trống.
 5.1 Diode MOS lý tưởng
Trường hợp đảo: GiẢN ĐỒ NĂNG LƯỢNG VÀ
PHÂN BỐ ĐiỆN TÍCH TRONG
Điện áp dương lớn đặt trên cực DIODE MOS LÝ TƯỞNG
kim loại (cực cổng), dải năng
lượng uốn cong xuống nhiều
hơn, mức năng lượng Ei
thậm chí xuống dưới mức EF
V>0 trên cực cổng bắt đầu gây ra
nồng độ e dư trên phân biên
SiO2-Si
Khi nồng độ e trên bề mặt bằng
nồng độ h trong khối: bề mặt
bị đảo.

Nồng độ h phụ thuộc năng

lượng
 5.1 Diode MOS lý tưởng

Vùng nghèo bề mặt

Ψ (Thế tĩnh điện) = 0 trong

khối

Ψs (Thế bề mặt) = Ψ trên

bề mặt bán dẫn

Giản đồ năng lượng trên bề mặt bán dẫn loại p

 5.1. Diode MOS lý tưởng

Nồng độ điện tử

Nồng độ lỗ trống

Ψ dương khi dải năng

lượng uốn cong xuống

Nồng độ e và h trên bề
mặt
 5.1. Diode MOS lý tưởng
Phân biệt các đại lượng sau:

Ψs < 0 tích tụ lỗ trống, dải năng lượng cong lên trên

Ψs = 0 đ/k dải phẳng

ΨB > Ψs > 0 nghèo lỗ trống, dải năng lượng uốn xuống

Ψs = ΨB mức Fermi ở giữa vùng cấm, ns = np = ni, bán dẫn

thuần

Ψs > ΨB đảo, dải năng lượng cong xuống

Phương trình Poisson 1 chiều

ρs (x) mật độ điện tích/đơn vị
thể tích, εs hằng số điện môi của bán
dẫn.
 5.1. Diode MOS lý tưởng
Khi bề mặt bán dẫn nghèo đến bề rông W, mật độ điện tích
trong bán dẫn được cho bởi:
ρs = - qNA
Thế tĩnh điện trong vùng nghèo bề mặt:

Thế tĩnh điện tương tự như trường hợp chuyển tiếp n+-p
một phía
Bề mặt đảo khi Ψs > ΨB
ns (nồng độ e trên bề mặt) = nA (nồng độ tạp trong đế)

Bề dày cực đại của

vùng nghèo bề mặt:
 5.1. Diode MOS lý tưởng
Mật độ điện tích trong vùng nghèo bề mặt:

Và bề rộng cực đại vùng nghèo bề mặt:

Bài tập thí dụ. Cho diode MOS lý tưởng với nồng độ tạp
trong đế Si là NA = 1017 cm-3. Hãy tính bề rộng cực đại
vùng nghèo.
 5.1. Diode MOS lý tưởng

Bề dày cực đại vùng nghèo bề mặt phụ thuộc nồng độ tạp trong Si
và GaAs dưới điều kiện đảo mạnh.
 5.1. Diode MOS lý tưởng
Không có chênh lệch
(a) Giản đồ năng lượng diode MOS
lý tưởng. (b) phân bố điện tích
dưới điều kiện đảo mạnh.
công thoát. Điện áp
đặt trên cực cổng sẽ
phân bố trong lớp
oxide và trong bán
dẫn
điện áp trên oxide
điện trường trong
oxide
điện tích bán dẫn/cm2
điện dung oxide/cm2
 5.1. Diode MOS lý tưởng
Không có chênh lệch
công thoát. Điện áp
đặt trên cực cổng sẽ
phân bố trong lớp
oxide và trong bán
dẫn

điện áp trên oxide

điện trường trong
oxide
điện tích bán dẫn/cm2
(c) Phân bố điện trường . (d) Phân
bố điện thế. điện dung oxide/cm2
5.1 Diode MOS lý tưởng
C điện dung tổng của diode
MOS
Co điện dung lớp oxide
Cj điện dung lớp nghèo
W chiều dày lớp nghèo
εo hằng số điện môi chân không
εox hàng số điện môi của oxide

(a) Đặc trưng C-V cao

tần của diode
MOS.
(b) Ảnh hưởng của
tần số.
 5.1 Diode MOS lý tưởng
Điện áp ngưỡng VT

Điện dung tổng nhỏ nhất Cmin

 5.1 Diode MOS lý tưởng

Bài tập thí dụ 2. Cho một diode MOS lý tưởng với NA=1017 cm-3
và d = 5 nm. Hãy tính điện dung nhỏ nhất trên đặc trưng C-V.
Hằng số điện môi của SiO2 là 3,9.
 5.2 Diode MOS SiO2-Si
Cấu trúc Kim loại-SiO2-Si được
nghiên cứu nhiều nhất

Hiệu công thoát kim loại- bán

dẫn qΦms ≠ 0
Công thoát bán dẫn: chênh lệch
giữa mức chân không và mức
Fermi
Hiệu công thoát
qΦms = (qΦm – qΦs)
Với Al: qΦm = 4,1 eV
Với Si đa tinh thể:
n+ qΦm = 4,05 eV
p+ qΦm = 5,05 eV

Hiệu công thoát phụ thuộc nồng độ tạp đế với

điện cực cổng là Al, Si đa tinh thể loại n+ và p+.
 5.2 Diode MOS SiO2-Si
Giản đồ năng lượng

+ Khi kim loại và bán dẫn

chưa tiếp xúc: các dải năng
lượng phẳng
+ Trong đ/k cân bằng nhiệt,
mức Fermi không đổi và mức
chân không liên tục
+ Cân bằng nhiệt:
KL: điện tích +
Bề mặt bd: điện tích –
Để có dải năng lượng phẳng
cần đặt điện áp = qΦms

Như vậy khi đặt điện áp – VFB

(a) Giản đồ năng lượng khi chưa tiếp lên cực kim loại ta có đ/k dải
xúc. (b) Giản đồ năng lượng diode phẳng (VFB = Φms).
MOS trong đ/k cân bằng nhiệt.
5.2 Diode MOS SiO2-Si
Điện tích oxide và các bẫy
bề mặt

Diode MOS bị ảnh hưởng

bởi điện tích trong lớp oxide
và các trạng thái trên phân
biên SiO2-Si
+ Điện tích bị bắt trên bẫy
bề mặt Qit
+ Điện tích oxide cố định
Qf
+ Điện tích bị bẫy trong
oxide Qot
+ Điện tích các ion linh
động Qm
 5.2 Diode MOS SiO2-Si
Điện áp dải phẳng khi qΦms ≠ 0 và tồn tại các điện tích và bẫy
bề mặt

Ảnh hưởng của điện tích oxide

cố định và các bẫy bề mặt lên
đặc trưng C-V của diode MOS.
 5.2 Diode MOS SiO2-Si

Bài tập thí dụ 3. Tính điện áp dải phẳng cho diode Si đa tinh thể
n+-SiO2-Si có NA = 1017 cm-3, d = 5 nm. Giả thiết Qot và Qm
không đáng kể, còn Qf/q = 5 x 1011 cm-2.
 5.3 MOSFET
* 1960 – Transistor hiệu ứng trường cấu trúc MOS (MOSFET)
đầu tiên được chế tao

* Tác giả Dawon Kahng và Martin Atalla tại Bell Labs.

* D. Kahng and M.M. Atalla, DRC, Pittsburg (1960); US Patent

No. 3, 102, 230 (1963)
 5.3 Cơ bản về MOSFET
IGFET – Insulating Gate Field-
Effect Transistor

MISFET– Metal-Insulator-
Semiconductor Field-Effect
Transistor

MOST – Transistor Metal-

Oxide-Semiconductor

Các thông số linh kiện cơ

bản:
- Chiều dài kênh. L
- Chiều rộng kênh, Z
Sơ đồ cấu trúc một MOSFET.
- Chiều dày oxide, d
- Chiều sâu chuyển tiếp, rj
- Nồng độ pha tạp đế, NA
 5.3 Hoạt động của MOSFET
* Khi VG = 0: 2 cực Nguồn (Source) và Máng (Drain) như 2 diode
mắc ngược, không có dòng qua transistor
* Khi đặt VG dương lớn, cấu trúc MOS bị đảo. Hình thành lớp đảo
bề mặt (kênh) giữa 2 vùng n+. Khi đó S và D được nối với nhau
và dòng điện lớn có thể đi qua. Độ dẫn của kênh có thể điều
khiển bằng cách thay đổi VG.

a) Điện áp trên cực máng VD nhỏ:

Điện tử chạy từ S sang D qua kênh dẫn. Kênh tác dụng như 1
điện trở, dòng máng ID tỉ lệ thuận với VD. ID có thể điều khiển
bằng VG. Ta có vùng hoạt động tuyến tính trên đặc trưng I-V.
 5.3 Hoạt động của MOSFET
b) Băt đầu bão hòa: Khi VD
tăng, chiều dày lớp đảo
giảm vì VD > VG. Khi VD đủ
lớn, lớp đảo có thể biến
mất ở gẫn D, kênh bị thắt
(pinch-off), điện áp VD bão
hòa VDsat.

c) Sau điểm bão hòa:

Lượng e cực đại sẽ chạy
từ S sang D. Do đó dòng ID
cũng sẽ bão hòa. ID giờ chỉ
phụ thuộc VG mà không
phụ thuộc VD. Thay đổi chủ
yếu là chiều dài hiệu dụng
kênh.
 5.3 Hoạt động của MOSFET
Để đưa ra các biểu thức miêu tả hoạt động của MOSFET, người
ta sử dụng các giả thiết sau:

a) Cấu trúc transistor tương ứng trường hợp diode MOS lý

tưởng: không có chênh lệch công thoát KL-BD, không có
điện tích cố định trong oxide và bẫy bề mặt.
b) Chỉ xét dòng cuốn.
c) Độ linh động hạt dẫn trong kênh không đổi.
d) Pha tạp vùng kênh là đồng đều.
e) Dòng rò chuyển tiếp phân cực ngược không đáng kể.
f) Điện trường vuông góc do VG gây ra lớn hơn nhiều điện
trường dọc theo kênh do VD gây ra.
g) Gần đúng kênh từ từ: điện tích trong vùng nghèo gần bề
mặt bán dẫn chỉ được tạo ra do điện áp cực cổng VG.
 5.3 Hoạt động của MOSFET
Đặc trưng ID-VD lý tưởng hóa của MOSFET
 5.3 Hoạt động của MOSFET
Đặc trưng ID-VD lý tưởng hóa của MOSFET

Vùng tuyến tính (VD nhỏ)

với

Điện áp ngưỡng VT:

Độ dẫn kênh gD:

Độ hỗ dẫn gm:
 5.3 Hoạt động của MOSFET
Đặc trưng ID-VD lý tưởng hóa của MOSFET

Vùng bão hòa (VD lớn)

Trong vùng bão hòa độ dẫn kênh gD = 0

Độ hỗ dẫn gm
 5.3 Hoạt động của MOSFET
Đặc trưng ID-VD lý tưởng hóa của MOSFET

Bài tập thí dụ 4. Cho MOSFET kênh n với cực cổng là silic đa
tinh thể loại n+, chiều dày lớp oxide d = 8 nm, NA = 1017 cm-3,
VG = 3 V. Tính VDsat.
 5.3 Các loại MOSFET
Đặc trưng ID-VD lý tưởng hóa của MOSFET

Kênh n, loại
Tăng cường
(Thường OFF)

Kênh n, loại nghèo

(Thường ON)

Kênh p, loại tăng

cường
(Thường OFF)

Kênh p, loại nghèo

(Thường ON)
 5.3 Hoạt động của MOSFET
Điều khiển điện áp ngưỡng của MOSFET

+ Một trong những thông số quan trọng nhất của MOSFET là

điện áp ngưỡng VT.
+ Đã có VT cho trường hợp lý tưởng.
+ Khi tính đến các điện tích trong oxide và trên biên SiO2-Si, và
chênh lệch công thoát KL-BD: VT sẽ thay đổi một lượng bằng
VFB.
+ VT cũng có thể bị ảnh hưởng bởi điện áp đặt vào đế. Khi đặt
điện áp ngược lên đế so với cực nguồn (S), VBS, chiều rộng
vùng nghèo tăng, do đó VT tăng để cân bằng điện tích trong
vùng nghèo Qsc.
 5.3 Hoạt động của MOSFET
Điều khiển điện áp ngưỡng của MOSFET

+ Điều khiển chính xác VT rất quan trọng trong mạch tích hợp.
+ Thường điều chỉnh VT bằng cấy ion vào vùng kênh của
MOSFET
+ Với MOSFET kênh n, cấy ion B vào vùng kênh làm tăng VT,
cấy P sẽ làm giảm VT.

Bài tập thí dụ 5. Cho MOSFET kênh n cấu trúc n+-poly-SiO2-Si

có NA = 1017 cm-3, Qf/q = 5 x 1011 cm-2, chiều dày oxide 5 nm.
Tính VT. Tính liều lượng ion B cần cấy vào vùng kênh để tăng VT
lên 0,6 V. Giả thiết các acceptor cấy vào tạo nên một lớp mỏng
điện tích âm trên bề mặt Si.