维普资讯 http://www.cqvip.

com

第 ３５卷 第 ６期 微 电 子 学 Ｖｏ１
．３５， № ６

２００５年 １２月 Ｍ ｉ
ｃｒＯｅｆｅｃｆｒＯ，ｌ
ｉｃｓ Ｄｅｃ
．２００５

文 章 编 号 ：１
００４—３３６５（２００５）
０６—
０５７２—
０５

ＣＭＯＳ数 字 锁 相 环 中的 自校 准 技 术
刘 素 娟 ，杨 维 明 ，陈 建 新
（北 京 工 业 大 学 光 电子 实 验 室 ，北 京 １０００２２）

摘 要 ： 提 出了一种 数 字锁相 环 （
ＤＰＩＩ）。该 电路 采 用 自校 准技 术 ，
具 有 快速 锁 定 、低抖 动 、锁 定
频 率 范 围宽等优 点 。设计 的锁 相环 在 １．８Ｖ 外加 电源 电压 时 ，工作在 ６Ｏ～６００ＭＨｚ宽的频 率 范围
内。 电路 采 用 ５层金 属 布线 的 ０．１８ Ｉ
ＴＩＣＭＯＳ工艺制 作 。测试 结 果显 示 ，电路 的峰 一
峰抖 动 小 于输
出信 号 周期 （Ｔ ）的 ０．５ ，
锁 相环 锁 定时 间小 于参 考 时钟 预 分频 后信 号 周期 （Ｔｐ
ｒｅ）的 １５Ｏ倍 。
关键 词 ： ＣＭＯＳ；数 字锁 相环 ；自校 准 ；相 频检 测 ；压控 振 荡器
中图分 类号 ： ＴＮ４３１．１ 文献标 识 码 ： Ａ

Ｓｅｌ
ｆ－Ｃａｌｉ
ｂｒａｔ
ｉｏｎ Ｔｅｃｈｎｉ
ｑｕｅ ｆｏｒ ＣＭ ＯＳ Ｄｉ
ｇｉｔａｌＰｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ

ＬＩ
Ｕ Ｓｕ—
ｊｕａｎ ，ＹＡＮＧ Ｗ ｅ
ｉ—ｍｉ
ｎｇ，ＣＨＥＮ Ｊｉ
ａｎ—
ｘｉｎ
（
Ｏｐｔ
ｏｅｌ
ｅｃｔ
ｒｏｎｉ
ｃｓＬａｂｏｒ
ａｔｏｒｙ，Ｂｅ
ｉｊｉ
ｎｇＵｎｉ
ｖｅｒ
ｓｉｔ
ｙ ｏｆ Ｔｅ
ｃｈｎｏｌ
ｏｇｙ，Ｂｅｉ
ｊｉｎｇ，１０００２２，Ｐ．Ｒ．Ｃｈｉ
ｎａ）

Ａ ｂｓｔ
ｒａｃｔ： Ａ ｄｉ
ｇｉｔ
ａｌｐｈａｓｅ
—ｌｏｃｋｅｄｌ
ｏｏｐ（ＤＰＬＬ）ｂａｓｅｄｏｎ ａｎｅｗ ｄｉ
ｇｉｔ
ａｌｐｈａｓｅ
—ｆｒ
ｅｑｕｅｎｃｙｄｅｔ
ｅｃｔ
ｏｒｉ
ｓｐｒｅｓ
ｅｎｔ
ｅｄ．Ｔｈｅ

ｓｅ
ｌｆ－
ｃａｌ
ｉｂｒａｔ
ｉｏｎ ｔ
ｅｃｈｎｉ
ｑｕｅｉ
ｓｅｍｐｌ
ｏｙｅｄ ｔ
Ｏ ａｃｑｕｉ
ｒｅｆ
ａｓｔｌ
ｏｃｋｉ
ｎｇ，ｌ
ｏｗ ｊｉ
ｔｔｅｒ，ａｎｄ ａｗｉ
ｄｅｌ
ｏｃｋｉ
ｎｇ ｒ
ａｎｇｅ
． ＴｈｅＤＰＬＬ ｏｐｅｒ—
ａｔ
ｅｓ ｆ
ｒｏｍ ６０ Ｍ Ｈ ｚ ｔ
Ｏ ６００ Ｍ Ｈｚ ａｔａ ｓｕｐｐｌ
ｙ ｖｏｌ
ｔａｇｅｏｆ１．８ Ｖ ，ａｎｄ ｉ
ｔｈａｓ ｂｅｅｎ ｉ
ｍ ｐｌ
ｅｍｅｎｔ
ｅｄ ｉ
ｎ ａ ０．１８ ／
，ｍ ｑｕｉ
ｎｔｕｐｌ
ｅ—

ｍｅｔ
ａｌＣＭ ＯＳｐｒ
ｏｃｅｓｓ
． Ｔｈｅｐｅ
ａｋ—
ｔＯ—ｐｅａｋ ｊ
ｉｔｔ
ｅｒｏｆｔ
ｈｅ ｃｉ
ｒｃｕｉ
ｔｉｓｌ
ｅｓｓｔ
ｈａｎ ０．５ ｏｆｔｈｅ ｏｕｔ
ｐｕｔｐｅｒ
ｉｏｄ， ｆ，ａｎｄ ｔ
ｈｅ
ｌ
ｏｃｋｉ
ｎｇ ｔ
ｉｍｅ ｉ
ｓｌｅｓ
ｓｔｈａｎ １５０ ｔ
ｉｍ ｅｓｏｆｔ
ｈｅ ｒ
ｅｆｅｒｅ
ｎｃｅ ｃｌ
ｏｃｋ ｐｅｒ
ｉｏｄ ａｆ
ｔｅｒｐｒｅ
ｓｃａｌ
ｅｒ，Ｔｐ ．

Ｋ ｅｙ ｗｏｒｄｓ： ＣＭ ＯＳ；Ｄｉ
ｇｉｔ
ａｌｐｈａｓｅ—
ｌｏｃｋｅ
ｄｌｏｏｐ；Ｓｅ
ｌｆ—
ｃａｌ
ｉｂｒ
ａｔｉ
ｏｎ；Ｐｈａｓｅ
—ｆｒ
ｅｑｕｅｎｃｙ ｄｅｔ
ｅｃｔ
ｉｏｎ；Ｖｏｌ
ｔａｇｅ ｃｏｎｔｒ
ｏｌｌ
ｅｄ

ｏｓ
ｃｉｌ
ｌａｔ
ｏｒ

ＥＥＡＣＣ ： ２５７０Ｄ

及 ３个分 频器 形 成一 个反馈 系统 。ＤＰＦＤ用 来 检测

１ 引 言 参考 时钟 和 ＶＣＯ 输 出 时钟 之 间 的相 频 差 。本 设计
中的相频 差是 由一个 ５位加减 计数 器形 成 的 ５位 多
锁 相环 电路 广泛 应 用在微 处 理器 和通 信 系统 的 值脉 冲 。将 此 多值 脉 冲 送 入 ＤＡＣ 中 进 行 Ｄ／Ａ 转
模 拟／混合信 号 芯片 中 ，用来产 生 时钟恢 复 信 号 ］。 换 ，输 出模 拟 信 号 经 一 阶 低 通 ＲＣ滤 波 器 滤 波 后 作
在 高性 能的 微处 理 器 和 通 信 系统 的应 用 中 ，对锁 相
环 的锁定 时 间 和输 出抖 动 的要 求 越 来 越 高 。因 此 ，
对 低 噪声快 速 锁 定 的锁 相 环 的 设 计 提 出 了 新 的 挑 盥

战 。本 文提 出 了 一种 数 字 锁 相 环 （ＤＰＩＩ）电 路 ，将
自校 准技术 应 用于 设 计 中 ，
所 设 计 的锁 相 环 具有 快
速锁 定 、
低抖 动 、
锁定 频 率范 围宽 等优 点 。
本文 提 出 的 数 字 锁 相 环 的基 本 结 构 如 图 １所
示 。电路 由数 字 相 频 检 测 器 （ＤＰＦＤ）、
Ｄ／Ａ 转换 器
（
ＤＡＣ）、低通滤 波 器 （
ＩＰＦ）、压控振 荡 器 （
ＶＣＯ），以 图 １ 数 字锁相环的结构框 图

收 稿 日期 ：
２００５—
０３—
１６； 定 稿 日期 ：
２００５—０６
—２４
基 金 项 目 ：国家 高 技 术 研 究 发 展 计 划 资 助 项 目（２００２ＡＡ１Ｚ１２９０）
 维普资讯 http://www.cqvip.com

第 ６期 刘 素娟 等 ：ＣＭＯＳ数 字锁 相 环 中 的 自校 准 技 术

为 ＶＣＯ 的控 制 电压 。ＶＣＯ 根据 控 制 电压 的 变 化 ，
参考时钟Ｉ 口 口 口 口
（
，二，
） Ｉ
改变 输 出频率 ，
使输 出频 率 与 多 值 脉 冲 的平 均 值成
反 Ｌ — －
＿［Ｌ — — — ［
Ｌ－且
正 比 。整 个 系统 通 过 ３个 分 频 器 形 成 一 个 反馈 系
统 。第一 个 ２分 频 器 是 用 来 产 生 具 有 精 确 ５Ｏ 占
三王
空 比的 时钟 ，这 对 大 多 数 应 用 来 说 是 非 常 重 要 的 。
第 二个 ２分频 器用 来保证 可 变分频 器 工作在 一个 较 图 ３ 参 考 时 钟 、反馈 输 出 时钟 和 多值 脉 冲 Ｍ Ｐ（
４：０）
低 的频率 上 ，
并 减 小 可 变 分频 因子 的范 围 。可 变 分
自校 准技 术 用来 加 速 锁 定 过 程 ，如 图 ４所 示 。
频 器连接 在 ＶＣＯ与 相频 检测 器 之 间 ，
使 ＶＣＯ 的输
自校准 由两个 ＤＡＣ（
ＤＡＣ １和 ＤＡＣ ２）实现 。
出能 产生 任意倍 频 。 由图 １可 以看 出 ，
输 出信 号 的
频率 可 由 （１）式计算
ｆ 一 ９ ．ｆ Ｉ＋
－Ｍ ／Ｎ
－

尺 — —

ｆ～
１

（１）式 中 ，
．，
’ 为参考 频 率 ，
一般 由晶振 提 供 ，设
计范 围 为 １
Ｏ～ １Ｏ０ ＭＨｚ； 为输 出频 率 ，范 围 为 图 ４ 自校 准 过 程 示 意 图
６０～６ＯＯＭＨｚ；
尺 为 为预分 频 因 子 ，
取 值 范 围均 为 １
～
１６内的整 数 ； 为 可变 分频 因子 Ｆ（Ｆ一 卜＿
ＩＭ／『
＼，
） ５位多值 脉 冲 ＭＰ（４：０＞的高 ４位 ，即 ＭＰ（
４：
的整 数部 分 ，
取 值 范 围均 为 ５～ １６内 的整数 （如果 小 １），
通过 计算 和 Ｄ／Ａ 转换 ，作 为 校 准 电流 Ｃａｌ
—ｉ来

于 ５，
环路 默认 为 ５）；
Ｍ和『
＼，分 别 为可 变 分 频 因 子 实现 自校 准功 能 ；低 ４位 ，即 ＭＰ（３：０），通 过译 码

分数 部分 的分 子和 分 母 ，
取 值 范 围分别 为 ０～１０２３ 和 Ｄ／Ａ转 换 后 的 模 拟 信 号 ，经 低 通 滤 波 后 ，作 为

和 ｔ～ １０２４内的 整数 。 ＶＣＯ的控 制 电压 Ｃｔ
ｒ ｖ。ＤＡＣ一２是 一个 由二 进制
加权 电流 镜构 成 的 电流分 布 式 ＤＡＣ，
４个 输 入 分别
为 Ｃ…０ Ｃ一１、
Ｃ ２、
Ｃ一３；
Ｃ一０至０Ｃ一３为 ＭＰ（
４：１）
２ 自校 准 技 术 的设 计 实 现
经过 计 算 后 的输 出信 号 ；ｂｉ
ａｓ～１和 ｂｉ
ａｓ～２为偏 置
电压 ，由内部偏 置 模 块 产生 。电流 分 布 由 ２ （２）到
本 文 结 合 相 频 检 测 器 与 压 控 振 荡 器 的 具 体设
２ （１６）个 匹配 的 ＭＯＳＦＥＴ实 现 。图 ５中只 画 出对
计，
介 绍 自校准技 术 在 电路 中的应 用 。
应 于最 低 位 输 人 Ｃ一０的结 构 ，而 对 应 Ｃ一１到 Ｃ一３
２．１ 数 字 相 频 检 测 器 （
ＤＰＦＤ）
位 的结构 类似 ， 只 是对应 于 Ｍ。（１：０）处 的 晶体管分
本文 设 计 的相 频 检 测器 与 以往 电路 不 同 ，如 图 别 由 ２（４）到 ２ （１６）个 匹配 的 Ｍｏ代替 ， 对应 于 Ｍ
２所 示 。它 的基本 结构 采用 一个 ５位 异步 加 减 计数 处 的晶体 管分别 由 ２ （２）到 ２。（
８）个 匹 配 的 Ｍ 代
器来 比较参 考频 率 ，
和 反 馈 回路 的输 出频 率 厂 。 替 。转换 瞬 间完 成 ，由于 电路 中没 有 悬 浮 点 ，对 寄
在锁定 过程 中 ，
参 考 频率 和输 出频率 不 同 ，
计数 器 在 生效 应不 敏 感 。输 出 电 流 为 校 准 电 流 Ｃａｌ
—ｉ，
被分
参 考 频率 的 上升 沿 到 来 时 加 １，在输 出频率 的 上 升 别送 至 ＤＡＣ一１和 ＶＣＯ，用 来 调 整 ＶＣＯ 的控 制 电
沿到 来 时 减 １。这 样 可 以形 成 一 个 ５位 多 值 脉 冲 压 和频率 步长 。ＤＡＣ １为 一 个 并行 输 入 具 有单 调
ＭＰ（
４：０），如 图 ３所示 。如 果 参 考 频 率 较 高 ，５位 性 的乘法 ＤＡＣ，
输 出信 号 为 控 制 电压 Ｃｔ
ｒ—ｖ ，
转换
多值 脉冲 ＭＰ（
４：０）的平 均 值 将会 增 加 ，
从 而 增加 时 间小于 ２０ｎｓ。
ＶＣＯ 的输 出频率 ；
相反，
如 果 输 出频 率 较高 ，ＭＰ（４
：０＞
平 均值将 会 降 低 ．从 而降 低 ＶＣＯ 的输 出频 率 。
直到参 考频 率和 输 出频 率 完 全 相 同为止 。ＭＰ（４：
０）将 有 一 个 固 定 的 占 空 比 ，平 均 值 为 常 数 ，并 且
ＶＣｏ 被调谐 到 所要求 的频 值 上 。

＋ｌ

Ｕｐ／
ｄｏｗｎ

图 ２ 数字相频检测 器 图 ５ ＤＡＣ ２的 核 心 结构
 维普资讯 http://www.cqvip.com

５７４ 刘 素 娟 等 ：ｃＭ０Ｓ数 字 锁 相 环 中的 自校 准 技 术

自校准过 程 可 以 描 述 如 下 ：首 先 ，ＤＰＩＩ 由复 ＣＣ（

）延迟 单 元 中 的 晶体 管 Ｍ 、
Ｍ 和 的源 和 衬
位 信号 复位 ，
且 使 能 信 号使 其 进 人 工 作 状 态 ；
然后 ， 底 也 接 至 去 耦 电容 的 端 点 ｃ
ａｐ～ｎｏｄｅ上 ，
从 而保证
ＤＰＩＩ开始 根 据参 考 电 压 和 倍 频 因 子 （Ｆ），计 算 校 ＣＣ（
）对 电源 电 压的 噪声 不敏 感 ，
提 高对 电源 电压 噪
准 电压 （
Ｃａｌ ｉ
）的大小 ；
之后 ，
校 准 电 压 （Ｃａｌ ｉ
）粗略 声 注入 （ＰＳＮＲ）的抑制 比。
决 定控 制 电压 （
Ｃｔｒ ｖ）的 大小 ，
使 ＶＣＯ 一 开 始便 工 自校 准 后 ，
校准 Ｃａｌ 电流 能 将控 制 电压 Ｃｔ
ｒ
作 在要 锁 定 频率 的附 近 ；同时 ，
能 够 调 整 ＶＣＯ 的频 ｖ调 整到 某一 范 围 内 ，
并调 整 ＶＣＯ输 出频 率 步长 的
率步 长 的大小 ，
使 它 与 参 考 频 率成 正 比 。这 样可 以 大 小 。控制 电 压 Ｃｔ
ｒ ｖ将 根 据 ＭＰ（３：０）的 大 小 ，
扩 大锁定频 率 的 范 围 ，缩 短 锁 定 时 间 。基 准 电压 确 细 微 调 整 ＶＣＯ 的 工 作 频 率 ，
直 至 锁 定并 获得 较 低
定 了 ＶＣＯ 的 大 致 的 工 作 频 率 范 围 后 ，控 制 电 压 的抖 动 。Ｃａｌ ｖ为 校 准 电压 ，
是 Ｃａｌ ｉ经 过 电 流一电
（
Ｃｔｒ ｖ）细微 调整 ＶＣＯ 的１二作频 率 ，直 至完 全 锁 定 压转换 后 的输 出 ，
电流一电压 由一 工作 在 强反 型 区 的
并 获得较 低 的 抖 动 。通 过 自校 准 ，ＤＰＩＩ 可 以获 得 ＮＭ（
）Ｓ管 Ｍ２实 现 。Ｃａｌ ｖ与 Ｃｔ
ｒ ｖ的关 系 ，以及
宽 锁定 范围 和短锁 定 时间 ，
并 具 有较低 的抖动 。 对 ＶＣＯ输 出频 率 的影 响如表 １所 示 。
２，
２ 压 控振 荡器
表 １ 校 准 电 压 和 控 制 电压 与 ｖｃｏ振 荡 频 率 之 间 的 关 系
压控振荡 器 （ＶＣＯ）采 用 一 个 ３阶环 形 振荡 器 ，
Ｃａｌ ｆ Ｃｉ
ｒ ｆ ｛… ｌ
／Ｍ Ｈｚ
它没有 外部 元件 ，
易于 集成 。但 是 ，
这种 振荡 器相 位 ９
Ｏ．２ １．５
噪声较 大 ，
而 相 位 噪声 主要 由电 源 电 压 引 起 。当 电 Ｏ．５ ｌ＿３～ １．２ １Ｏ０～ ２７０

源电 压有阶跃 或者 脉 冲 的扰 动 时 ，
这些扰动将直接 Ｏ．８ １．２～ ０．７２ ２７０～ １ ２Ｏ５

影 响 ＶＣＯ的相 位 和频率 ，
造 成抖 动＿
３］。 １．２ １．１～ ０．３ ４７５～ １ ４９Ｏ

１．８ Ｏ．９～ ０．２５ ８８Ｏ～ １ ５１Ｏ

图 ６给 出 了 ＶＣＯ 的 核 心 结 构 ，它 是 基 于反 相
器延 迟 单元 的 环形 振 荡 器 ，受输 入 电流 的控 制 。
ＶＣＯ振 荡 频 率 厂，
。 与控 制 电 压 Ｃｔ
ｒ ｖ的关
输 入 电流 来 自于 控 制 电压 Ｃｔ
ｒ ｖ，经 过 由 简 单
系 如 图 ７所示 。ＤＰＬＩ的输 出频 率为 ６０￣６００ＭＨｚ
Ｍ０Ｓ器 件 Ｍ４构 成 的 电压 一电流 转 换 。Ｍａ工 作 在
时，
ＶＣＯ 的振荡 频 率 应 为 １２０～ １２００ ＭＨｚ。如 图
线性区 ，
使 ＶＣＯ 的 传 输 函数 在 工 作 范 围 内近 似 为
７所 示 ，在 工 作 频 率 （１２０～ １ ２００ ＭＨｚ）范 围 内 ，
线 性 。基于 低 电源 电压和 高频 工作 的考虑 ，ＶＣＯ 的
ＶＣＯ 的 厂传 输 函数 近似 为线性 ，而线性 的传 输 函
基本 单元 采 用 电 流控 制 的 环 形 振 荡 器 （ＣＣＯ）。 电
数 可 以 减 小 干 扰 电 压 ，尤 其 是 电 源 电 压 波 动 ，对
流 镜 中 的 Ｍ４和 Ｍｎ完全 匹配 ，Ｃｔ
ｒ ｖ控 制 电流
ＶＣ０ 的影 响 。
的大小 ；ＶＣＯ 的振 荡频 率 取决 于 ＣＣＯ 的单 元延 迟
时间 ，
而 的 大 小 则 由 ，，决 定 。从 电路 的交 流
小 信 号 等 效 模 型 ，可 得 ｔ。Ｃ ／ ，。 然 而 ，Ｉ，。Ｃ
－●

＼
Ｖ出。因此 ，电源 电压 噪声 的影 响可 以部 分抵 消 。 ＼

｝
、
、、

图 ７ ＶＣＯ 输 出 频率 与 控 制 电压 的关 系

图 ６ 压 控振荡器的核心结构
由一 组 ＰＭＯＳ管 组 成 的 去 耦 电 容 Ｃ 连 接 在
ＣＣＯ上 ，
用来 减 小 通 过 寄 生 电容 注入 的 电 源 噪 声 。
３ 分 数 分 频 的 实现
设计 中还 采 用 了分数 分 频 技 术 ，
加 速 锁 定 过程
并具 有较 小 的输 出频 率 间隔 。分数 分 频是 通 过可 编
程分 频 器 在 不 同周 期 内 选 择 分 频 比来 实 现 的 。从
 维普资讯 http://www.cqvip.com

第 ６期 刘 素 娟 等 ：ＣＭＯＳ数 字 锁 相 环 中的 自校 准 技 术

（１）
式 中可推 导 出
表 ２ ＤＰＬＬ 的性 能 测试 及 仿 真 结 果
２
＝＝ ：
ｌ
Ｍ州 ＋１
）＋ ・ （
２） 性能参数 仿真结果

在 Ｍ 个 工作 周期 内 ，
分频 比被 设为 Ｊ，
在 Ｎ—Ｍ 输 出频 率 范 围 ６０～ ６００ Ｍ Ｈ ｚ

功耗 ＜ ３．５ ｍ Ｗ
个ｌ
Ｔ作 周 期 内，分 频 比被 设 为 卜 １，
分数部分是靠
锁定 时 间 ＜ １５０＊ 丁
一

个数 字 累加器 产生 的“０”和“１”的 溢 出来 实 现 的 。
输 出抖 动 ＜ ０．８ ｏｆ ，
这种 技术 在参考 频 率不变 的情 况下得 到 了较 小 的输 相 位 噪声
一

１０２．６ｄＢＣ／Ｈｚ＠ １０ｋＨｚｏｆ
ｆｓｅ
ｔ
出频 率间 隔 。但 由于分频 比在 Ｊ和 ，＿
｝＿
１之间 变 动 ， 最 小 输 出频 率 间 隔 １０ ｋＨ ｚ

这种技 术会 使输 出频谱 在 （Ｍ／Ｎ）＊＿

厂 的 倍 数上 产 注： ，
为输 出 时钟 周期 ，
丁 为 参 考 时 钟 预 分 频 后 的 周期
生 毛刺 （
ｓｐｕｒ
ｓ）。为 了解决 这个 问题 ，
设计 采用 了 ∑一
△调制 。一个 累加 器 可 以 看 作 一 个 简 单 的 ￣－Ａ调
制器 ，
其 Ｚ域模 型如 图 ８所 示 。
Ｑ（
ｚ）

Ｃｔ
ｒｖ
一

。、工
Ｃａｌ ｖ Ｉ

ｌ
ｏｃｋ ｆｌ
ａｇ
图 ８ 一 阶 ∑一
△ 调 制 Ｚ域 模 型

０ ２ ４ ６ ８
由 Ｚ域 模 型可写 出 ：
Ｔｉ
ｍｅ（“ｎ）
（ＴＩ
ＭＥ）
／ｓ
ｙ（ｚ）＝ Ｆ（
ｚ）＋ Ｈ （ｚ）・Ｑ（ｚ） （
３）
图 ９ Ｃａｌ ｖ，Ｃｔ
ｒ ｖ和 ｌ
ｏｃｋｆ
ｌａｇ的仿 真结 果
Ｈ （
Ｚ）和 Ｑ（Ｚ）分别 为相 位噪 声和 量 化噪 声 的
根据 图 ９，自校 准过 程可 以描述 为 ：
传输 函数 。
１）计算 过 程 ，从 ０到 ２．５ Ｆｓ。在 这 段 时 间 内 ，
ｌ
Ｈ（ 一ｌ
２・ｓ
ｉ
ｎ（Ｊ）
ｌ０≤＿
厂
≤每（
４） ＤＰＩ 由复位 信 号 复位 ，
且 使 能 信号 使 其 进 人 工作
在低 频时 ，ｌ
Ｈ 厂）ｌ的值 近 似为 ０，在频 率 接 近 状态 。然 后 ，
ＤＰＩＩ 开 始 根 据 参 考 电压 和 倍 频 因 子
，／２时 ，ｆ
Ｈ （＿
『’
）Ｉ达 到最大 值 ２。 （Ｆ），
计算校 准 电压 （
Ｃａｌ ｖ）的大 小 。
由此 可 以看 出 ，∑一
△调 制 能 够 把 相 位 噪 声 从 低 ２）
校 准过程 ，
从 ２．５Ｆｓ到 ５．５ ｓ。在 这 个过 程
频位 置移 至 高频 位 置 。 由 于 环 路 具 有 低 通 滤 波 特 中，
校准 电压 （
Ｃａｌ ｖ）粗略 决 定 控制 电 压 （Ｃｔ
ｒ ｖ）的
性 ，因此可 以消 除 在 低 频端 产 生 的边 带 和 毛刺 。将 大小，
使 ＶＣＯ 一 开 始 便 工 作 在 要 锁 定 频 率 （４００
多个 一 阶 ∑一
△ 调制 器级 联 ，
便 可 以得 到高 阶 ∑一
△调 ＭＨｚ）的附 近 ；同 时 ，能够 调整 ＶＣＯ频 率 步 长 的 大
制器 。高 阶 ∑一
△调 制 器 可 以更 好 地 改 善 环 路 的噪 小，
使 它 与参考 频 率 成 正 比 。这样 可 以扩 大锁 定 频
声 性 能 。但高 阶的 调 制 器 有几 个 反 馈 ，
环路不容易 率 的范 围 ，
缩短 锁定 时间 。
稳定 ，因此 ，在 本 设 计 中 ，采 用 二 阶 的 ∑一
△调制， ３）
微调过程，
从 ５．５ Ｓ到 ７．６５ Ｓ。基 准 电压
能较好 地 改善 相位 噪 声 性 能 和降 低 尖 峰 电平 ，使设 确 定 了 ＶＣＯ 大 致 的 工 作 频 率 范 围 后 ，控 制 电 压
计 的 ＤＰＩＩ尤 其 适 合 用 于 窄 信 道 间 隙 的通 信 系 统 （
Ｃｔｒ
—ｖ）细 微 调 整 ＶＣＯ 的 工 作 频 率 ，直 至 完 全 锁
中。 定，
并获 得较 低 的抖 动 。ＤＰＩＩ 中 还有 一 个 锁 定 控
制模 块 ，
由一 系 列 定 时 器 （ｔ
ｉｍｅｒ）组 成 ，
在锁定过程
４ 锁 相 环 的仿 真 及 测 试 结 果 中能产 生 必 需 的 控 制 信 号 。 当锁 定 标 记 ｌ
ｏｃｋｆ
ｌａｇ
由“０”变 为 “１”时 ，
表 明 环 路 锁 定 。在 图 ９中 ，
ｌｏｃ
ｋ
表 ２总 结 了 ＤＰＩＩ 的一 些 性 能测 试 及 仿 真 结 ｆ
ｌａｇ在 ７
．６５ ｓ时变 为“１”，
标 志着此 时环 路锁 定 。
果 。图 ９是校 准 电压 （Ｃａｌ ｖ）和 控 制 电压 （Ｃｔ
ｒ ｖ） 图 １０为 ＤＰＩＩ 的 峰一
峰 （ｐｅａｋ—
ｔｏ—
ｐｅａｋ）抖 动对
及锁 定标ｉ
ｇ（１
０ｃｋ ｆ
ｌａｇ）在 输 出频 率 为 ４００Ｍ Ｈｚ时 输 出频率 的测试 结 果 。如图 １０所示 ，
锁 相环 的抖动
的仿 真结果 。 小 于输 出周期 的 ０．５ 。当输 出频率低 于 ２００ＭＨｚ
 维普资讯 http://www.cqvip.com

５７６ 刘 素 娟 等 ：ＣＭＯＳ数 字锁 相 环 中的 白校 准 技 术 ２００５年

时，
抖 动稍 有 增 加 。这 是 由 于设 计 的 ＶＣＯ 在 低 频 率范 围。所设 计 的数 字 锁相 环 已在 ０．１
８Ｆｍ ５层金
时的 ＰＳＮＲ不够 大造 成 的 。图 １１为 锁 相 环 的输 出 属布 线 ＣＭＯＳ工 艺 上 实 现 。经 仿 真 和 测 试 ，峰一
峰
频 谱 。锁相环 采用 ０．１８Ｆｍ 工 艺 制 作 ，
芯 片 面积 为 相位 抖 动小 于 输 出信 号 周 期 的 ０．５ ，锁 相 环 的锁
０．６２５ ｒ
ｌｌｒ
ｌｌ× ０．６２５ ｍ ｉ
ｔｔ。 定 时 间小 于 参 考 频 率 预 分 频 后 信 号 周 期 （丁 ）的
１５０倍 。仿真 结 果 和 测 试 结 果 表 明 ，锁 相 环 能 较 快
锁定 ，
并 具有 较低 的抖动 和较 好 的噪声 性 能 。

参 考 文 献：

［１］ Ｙｏｕｎｇ ＩＡ ，ＧｒｅａｓｏｎＪ Ｋ，Ｗ ｏｎｇ Ｋ Ｌ． Ａ ＰＬＬ ｃｌ

ｏｃｋ
ｇｅｎｅｒａｔ
ｏｒｗｉ
ｔｈ ５ｔ
ｏ １１
０ Ｍ Ｈｚ ｏｆｌ
ｏｃｋ ｒ
ａｎｇｅ ｆ
ｏｒ ｍｉ
ｃｒｏ—

ｐｒ
ｏｃｅ
ｓｓｏ
ｒｓ－Ｊ］
１ ．ＩＥＥＥ Ｓｏ
ｌＳｔ
ａ Ｃｉ
ｒｃ，１
９９２， ２
７（１１）：
１５９９—１６０７．

Ｉ
－２］ Ｖｏｎ ＫａｅｎｅｌＶ ，Ａｅｂｉ
ｓｃｈｅｒ Ｄ ，Ｐｉ
ｇｕｅｔ Ｃ，ｅｔ ａ１
．Ａ ３２０
Ｏｕｔｐｕｔｆ
ｒｅｑｕｅｎｃｙ／Ｍ Ｈｚ
Ｍ Ｈｚ，１．５ ｍＷ ＠ １．３５Ｖ ＣＭ ＯＳ ＰＬＬ ｆ
ｏｒｍｉ
ｃｒｏｐｒ
ｏｃｅｓ—
图 １Ｏ 频 率 抖 动 与 输 出频 率 的关 系 ｓ
ｏｒｃｌ
ｏｃｋ ｇｅｎｅｒａｔ
ｉｏｎ［Ｊ］．Ｉ
ＥＥＥ ＳｏｌＳｔ
ａＣｉ
ｒｃ，１９９６，３１
（１１）：１７１５ １７２２．

［３］ ＤａｉＬ，Ｈａｒ
ｊａｎｉＲ．Ｃｏｍｐａｒ
ｉｓｏｎ ａｎｄ ａｎａｌ
ｙｓｉ
ｓ ｏｆｐｈａｓ
ｅ

ｎｏｉ
ｓｅｉ
ｎｒｉ
ｎｇｏｓ
ｃｉｌ
ｌａｔ
ｏｒｓ［Ａ］．Ｉ
ＥＥＥ Ｉ
ｎｔＳｙｍｐＣｉ
ｒｃａｎｄ
Ｓｙｓ
ｔ［Ｃ］．Ｇｅｎｅ
ｖａ．２０００．７７—
８Ｏ．
［４］ Ｈａ
ｊｉｍｉ
ｒｉＡ，Ｌｉ
ｍｏｔ
ｙｒａｋｉ
ｓＳ，ＬｅｅＴ Ｈ．Ｊｉ
ｔｔｅｒａｎｄｐｈａｓ
ｅ

ｎｏｉ
ｓｅｉ
ｎｒｉ
ｎｇｏｓｃｉ
ｌｌ
ａｔｏｒ
ｓ［Ｊ］．ＩＥＥＥ ＳｏｌＳｔ
ａＣｉ
ｒｃ，１９９９，
３４（
６）：７９０—８０４．

［５］ Ｓｈｕ Ｋ 。 Ｓａｎｃｈｅｚ—Ｓｉ

ｎｅｎｃｉ
ｏ Ｅ， Ｍ ａｌ
ｏｂｅｒ
ｔｉ Ｆ， ｅｔ ａ１
． Ａ

ｃｏｍｐａｒａｔ
ｉｖｅ ｓ
ｔｕｄｙ ｏｆ ｄｉ
ｇｉｔ
ａｌ∑一△ ｍｏｄｕｌ
ａｔｏｒ
ｓｆｏｒ ｆｒ
ａｃ—
Ｃ量搠『
毫巍 掌附 ￣ｒ
ｌ＇
ｌｌ
Ｎｘ Ｓ ＾暮 ｌ ａ。．
峨ｌ
触 ｌ０∞ ｖＩｌ
孽 ｌＯⅪ Ｉ
ｌ ｓｌ 孽 －
ｔ
ｉｏｎａ
ｌ—Ｎｓ
ｙｎｔ
ｈｅｓ
ｉｓ［Ａ］
．ＩｎｔＣｏｎ
ｆＥｌ
ｅｃＣｉ
ｒｃａ
ｎｄ Ｓｙｓ
ｔ

图１
１ 输 出信 号 频 谱 ｒ
Ｃ１．２００１．Ｍａｌ
ｔａ．１３９１—１３９４．

作者 简 介 ：刘 素 娟 （
１９７８一 ）。女 （汉族 ），山
５ 结 论
东 巨野人 ，博 士研 究 生 ，２００１年 于 山 东 大
学 电子 工 程 系 获 学 士 学 位 ，研 究 方 向 为
将 自校 准技 术 应 用 于数 字 锁 相 环 的设 计 中 ，在
ＣＭ ＯＳ模 拟 ／混 合 集 成 电 路 设 计 。
获得 低抖 动的 同时 ，
加快 了锁 定过 程 ，
拓 宽 了锁定 频
七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 七 弋 七 七 弋 弋 弋

（
上 接 第 ５７１页 ） ｅ
ｌｓｆ
ｏｒｔ
ｈｅｓ
ｉｍｕｌ
ａｔｉ
ｏｎｏ
ｆｐｏ
ｓｔ—
ｅｘｐｏ
ｓｕｒ
ｅｂａ
ｋｅｏｆｃ
ｈｅｍｉ
一
－
１
８３ Ｚｕｎｉ
ｇａＭ Ａ，Ｎｅ
ｕｒｅ
ｕｔｈｅ
ｒＡ Ｒ．Ｄｉ
ａｇｎ
ｏｓｔ
ｉｃｓｏ
ｆｐａｔ
ｔｅｒ
ｎ— ｃ
ａｌｌ
ｙａｍｐｌ
ｉｆ
ｉｅｄｒ
ｅｓｉ
ｓｔ［
Ｊ］． Ｐｒ
ｏｃＳＰＩ
Ｅ，２
００３，（
５０３９）：
ｉ
ｎｇ ｍｅｃｈａｎｉ
ｓｍｓ ｉ
ｎ ｃｈｅｍｉ
ｃａｌ
ｌｙ ａｍｐｌ
ｉｆｉ
ｅｄ ｒ
ｅｓｉ
ｓｔｓｆ
ｒｏｍ １１３２・

ｂａ
ｋｅｄｅ
ｐｅｎｄｅ
ｎｃｉ
ｅｓｏｆｉ
ｍａｇ
ｅｓ［Ｊ
］．ＪＶａ
ｃＳｃ
ｉｔｅ
ｃｈｎ
ｏｌＢ，
１９
９６，１
４（６）：４２
２１． 作 者简 介 ：
卢 伟 （１９８２一 ），女 （汉 族 ），河
Ｉ
－
９］ Ｔｏｌ
ｌｋｕ
ｅｈｎＢ，Ｅｒ
ｄｍａ
ｎｎＡ，Ｋｉ
ｖｅｌＮ，ｅ
ｔａｌ
，Ｎｅ
ｗｍｅ
ｔｈ～ 南 省 信 阳 市 人 ，硕 士 研 究 生 ，２００３年 于 合
ｏｄｓ ｔ
ｏｃａｌ
ｉｂｒ
ａｔｅ ｓｉ
ｍｕｌ
ａｔｉ
ｏｎ ｐａｒ
ａｍｅｔ
ｅｒｓｆ
ｏｒ ｃ
ｈｅｍｉ
ｃａｌ
ｌｙ ）
ｌｅ
￣ ＿

ｒ
－业大 学 获 学 士 学位 ，主 要 从 事 微 电子
ａｍｐｌ
ｉｆ
ｉｅｄｒ
ｅｓｉ
ｓｔｓ
［ＪＪ
．Ｐｒ
。ｃＳＰＩ
Ｅ，２
Ｏ０２，（
４６９１
）：１
１６８
． 工 艺光刻模 型及模 拟 的研 究 。

ｒ１Ｏ］ Ｍａｔ
ｉｕｔＤ，Ｅｒｄｍａｎｎ Ａ，Ｙｏｌ
ｌｋｕｅｈｎ Ｂ，ｅｔａ１
．Ｎｅｗ ｍｏｄ～