Professional Documents
Culture Documents
Mục tiêu:
- Nắm biết được nguyên lý hoạt động của mạch lọc tương tự.
- Nắm biết được cách phân tích, tính toán và vẽ được biểu đồ Bode cho đáp ứng tần
số của mạch lọc.
- Thiết kế được một số loại mạch lọc cơ bản.
Yêu cầu:
- Phần mềm mô phỏng mạch điện tử MULTISIM
2 2 2
√𝑎01 +( 𝑤 ) √𝑎02 +( 𝑤 ) …√𝑎0𝑛 +( 𝑤 )
𝑝1 𝑝2 𝑝𝑛
|𝐻 |𝑑𝐵 = 20𝑙𝑜𝑔 |𝐻0 | 2 2 2
(3. 3)
√1+( 𝑤 ) √1+( 𝑤 ) …√1+( 𝑤 )
𝑞1 𝑞1 𝑞𝑛
( )
2 2 2
√𝑎01 +( 𝑤 ) √𝑎02 +( 𝑤 ) …√𝑎0𝑛 +( 𝑤 )
𝑝1 𝑝2 𝑝𝑛
Đặt, 𝐻𝑤 = 2 2 2
(3. 4)
√1+( 𝑤 ) √1+( 𝑤 ) …√1+( 𝑤 )
𝑞1 𝑞1 𝑞𝑛
𝑤 2 𝑤 2
|𝐻 |𝑑𝐵 = 20𝑙𝑜𝑔|𝐻0 | + 20𝑙𝑜𝑔√𝑎01 + ( ) − 20𝑙𝑜𝑔√1 + ( ) + ⋯ +
𝑝1 𝑞1
𝑤 2 𝑤 2
20𝑙𝑜𝑔√𝑎0𝑛 + ( ) − 20𝑙𝑜𝑔√1 + ( ) (3. 5)
𝑝𝑛 𝑞𝑛
Nhận xét: Ta nhận thấy khi 𝐻𝑤 càng lớn thì tín hiệu ngõ ra mạch lọc có biên độ càng lớn
nhất và ngược lại. Dựa vào tính chất này, thiết kế mạch lọc theo đáp tuyến của hàm truyền
với các dạng mạch lọc thông thấp như Hình 3.1, mạch lọc thông cao như Hình 3.2, mạch
lọc thông dãi Hình 3.3 và mạch lọc triệt dãy như Hình 3.4.
Hình 3. 1. Mạch có đặc tính lọc thông Hình 3. 2. Mạch có đặc tính lọc thông cao,
thấp, tần số cắt tại 𝑞1 tần số cắt tại 𝑞1
Hình 3. 3. Mạch có đặc tính lọc thông Hình 3. 4. Mạch có đặc tính lọc triệt dãi,
giải, tần số cắt tại 𝑞𝑖 và 𝑞𝑖+1 tần số cắt tại 𝑝𝑖 và 𝑝𝑖+1
Hình 3. 5. Mạch lọc thông thấp RC Hình 3. 6. Đáp tuyến hàm truyền mạch lọc RC
bậc 1
Trong pt (3. 8) lũ thừa của biến w là 1, nên được gọi là bậc 1. Để tăng độ dốc của mạch
lọc, ta có thể thiết kế ghép thêm tầng lọc RC nữa như Hình 3.7.
Xét biểu thức mẫu của pt (3.10), ta tìm nghiệm của phương trình mẫu số bằng zero để
phân tách biểu thức mẫu ra các đa thức con:
1 + 3𝑗𝑤𝑅𝐶 − 𝑤 2 𝑅2 𝐶 2 = 0 (3. 10)
Đặt x = jwRC, ta có
1 + 3𝑥 + 𝑥 2 = 0 (3. 11)
−3+√5 −3−√5
Giải pt (3.12) ta được 2 nghiệm: 𝑥1 = = −0.382 và 𝑥2 = = −2.62
2 2
Vậy (1 + 3𝑥 + 𝑥 2 ) ↔ (𝑥 − 𝑥1 )(𝑥 − 𝑥2 )
Hay, 1 + 3𝑗𝑤𝑅𝐶 − 𝑤 2 𝑅 2 𝐶 2 = (𝑗𝑤𝑅𝐶 − 𝑥1 )(𝑗𝑤𝑅𝐶 − 𝑥2 )
= (𝑗𝑤𝑅𝐶 + 0.38)(𝑗𝑤𝑅𝐶 + 2.62)
𝑅𝐶 𝑅𝐶
= 0.38 × 2.62 × (𝑗𝑤 + 1) (𝑗𝑤 + 1)
0.38 2.62
𝑗𝑤 𝑗𝑤
= (1 + ) (1 + 𝑞 ) (3. 12)
𝑞1 1
1 1
Với 𝑞1 = 𝑅𝐶 và 𝑞2 = 𝑅𝐶 (3. 13)
2𝜋( ) 2𝜋( )
0.38 2.62
Thế pt (3.13) vào pt (3.10), ta được hàm truyền của mạch lọc bậc 2 RC là:
1
𝐻= 𝑗𝑤 𝑗𝑤 (3. 14)
(1+ 𝑞 )(1+ 𝑞 )
1 1
Ta thấy, mạch có tần số cắt tại 𝑞1 = 608𝐻𝑧, tính theo pt (3.14). Giá trị mô phỏng thực tế
cho thấy tần số cắt tại 611HZ. Kết quả gần đúng giữa lý thuyết và thực tế mô phỏng. Quan
sát ta đáp ứng hàm truyền của 2 mạch lọc, ta thấy mạch lọc bậc 2 có độ dóc lớn hơn so với
mạch lọc bậc 1.
Hình 3. 10. Mạch lọc thông Hình 3. 11. Biểu đồ bode hàm truyền mạch lọc LC
thấp LC thông thấp
Do hàm truyền của mạch lọc này không thể đưa về dạng pt (3.1), nên nếu muốn vẽ biểu đồ
Bode theo lý thuyết, ta phải dùng phương pháp khảo sát hàm số để thực hiện. Hình 3.11.
Minh họa biểu đồ Bode vẽ bằng phần mềm MULTISIM cho mạch lọc LC có L = 1mH, C
= 1µF. Biểu đề cho thấy điểm vọt lố tại tần số cộng hưởng của mạch LC,
1
𝑓𝑐 = (3. 16)
2𝜋 √𝐿𝐶
Lưu ý trong thông tin, các thiết bị viễn thông rất dễ bị gây nhiễu và bị hư hỏng tại các điểm
vọt lối này, do áp vọt lố vượt quá áp cực đại của các linh kiện trong mạch. Để khắc phục
điều này, ta nên dùng thêm điện trở tải.
Hình 3. 14. Biểu đồ bode hàm truyền mạch lọc RLC thông
thấp
Hình 3.11 là đáp ứng hàm truyền của bộ lọc RLC thông thấp ở Hình 3.10, với R = 100Ω,
C = 1µF và L = 1mH. Quan sát kỹ ta thấy đỉnh vọt lố có giá trị giảm ½ so với đáp ứng khi
1
Tần số cắt trên tại, 𝑓𝐿 = (3. 18)
2𝜋𝑅𝐶
Hình 3. 15. Mạch lọc thông Hình 3. 16. Biểu đồ bode hàm truyền mạch lọc thông thấp
cao RC bậc 1 RC bậc 1
Hình 3. 17. Mạch lọc thông Hình 3. 18. Biểu đồ bode hàm truyền mạch lọc thông thấp
cao RC bậc 2 RC bậc 2
Hình 3.16 là đáp ứng hàm truyền của bộ lọc RC thông cao ở Hình 3.15, với R = 1KΩ và C
= 1µF. Hình 3.18 là đáp ứng hàm truyền của bộ lọc RC thông cao ở Hình 3.17, với R =
1KΩ và C = 1µF. Quan sát kỹ ta thấy với cùng một giá trị của R và C thì mạch lọc thông
thấp bậc 2 có đáp ứng băng thông cạnh dốc hơn bậc 1. Trong thông tin viễn thông, điều
này rất có lợi cho việc thiết kế các bộ lọc tiến gần đến bộ lọc lý tưởng (cạnh dốc đứng).
1
Tần số cắt dưới tại, 𝑓𝑐 = (3. 20)
2𝜋 √𝐿𝐶
Hình 3. 21. Mạch lọc thông Hình 3. 22. Biểu đồ bode hàm truyền mạch lọc thông
cao LC bậc 2 thấp LC bậc 2
Hình 3. 23. Mạch lọc thông Hình 3. 24. Biểu đồ bode hàm truyền mạch lọc thông
cao RLC bậc 2 thấp RLC bậc 2
Hình 3.19 là đáp ứng hàm truyền của bộ lọc RC thông cao ở Hình 3.20, với L = 1mH và C
= 1µF. Hình 3.21 là đáp ứng hàm truyền của bộ lọc LC thông cao ở Hình 3.22, với L =
1mH và C = 1µF. Quan sát kỹ ta thấy với cùng một giá trị của L và C thì mạch lọc thông
thấp bậc 2 có đáp ứng băng thông cạnh dốc hơn bậc 1.
Tuy nhiên biểu đồ Bode của 2 mạch lọc LC cho thấy có các điểm vọt lố biên độ lớn. Điều
này gây hại đến các thành phần mạch điện có độ chịu áp thấp. Để khắc phục nhược điểm
này, ta mắc them điện trở tải như Hình 3.23. Kết quả biểu đồ Bode cho thấy các điểm vọt
lố được nén biên độ xuống rất nhiều.
Hình 3. 25. Đáp ứng của mạch lọc thông thông dãi
Để thiết kế mạch lọc thông dãi, ta sử dụng kết hợp mạch lọc thông thấp ghép nối tiếp với
mạch lọc thông cao như Hình 3.26.
Hình 3. 26. Đáp ứng của mạch lọc ghép thông thấp và thông cao
Ví dụ: Ta chọn mạch lọc thông thấp RC ghép nối tiếp với mạch lọc thông cao RC như
Hình 3.27. Trong đó, R1 = 50Ω, R2 = 5KΩ, C1 = 1µF và C2 = 0.01µF. Đáp ứng hàm
truyền như Hình 3.28. Tần số trung tâm của băng thông đáp ứng hàm truyền mạch lọc tại,
1 1
𝑓𝐿 = = = 3.18𝐾𝐻𝑧 (3. 21)
2𝜋𝑅2 𝐶1 2𝜋𝑅2 𝐶2
Tuy nhiên khi ghép nối trực tiếp mạch lọc thông thấp và thông cao sẽ gây ra sai số cho
cách tính tần số cắt tần ngõ vào vì mạch ghép nối có trở kháng là R và C. Hơn nữa mạch
lọc tần ngõ vào có đặc tính suy hao, nên biên độ giảm, dẫn đến ảnh hưởng sai số tính toán
cho tần số cắt ngõ ra. Để khắc phục điều này, ta sử dụng 1 mạch khuếch đại Opamp làm
tầng đệm ở giữa 2 mạch khếch đại như Hình 3.29. Do trở kháng ngõ vào Opamp vô cùng
lớn, nên không ảnh hưởng đến tần số cắt của tầng lọc ngõ vào. Hơn nữa, ta có thể dùng
mạch khuếch đại Opamp để điều chỉnh sao cho biên độ cực đại ngõ ra tùy biến.
Vậy để thiết kế mạch lọc thông giải với sự trợ giúp của phần mềm MULTISIM, ta thực
hiện các bước sau:
1) Xác định tần số trung tâm của mạch lọc. Từ đó chọn lựa các giá trị R1 = R2 và C1,
= C2 thích hợp.
2) Thiết kế mạch Opamp ghép nối dữa 2 tầng mạch lọc thông thấp và thông cao để
ổn định trở kháng ngõ ra và nâng độ lợi mạch lọc.
3) Ghép nối thêm các mạch lọc phụ để tăng độ dốc.
Hình 3. 29. Biểu đồ bode hàm truyền mạch lọc thông dãi RC ghép OPAMP
Ta chọn thiêt kế mạch lọc thông dãi RC như Hình 3.29, với giá trị RG và RF được điều
chỉnh sao cho HdB max tại 0 dB. Hình 3.30 là đáp ứng hàm truyền của bộ lọc RC thông dãi
1 tầng. Quan sát kỹ ta thấy đáp ứng băng thông có BW = 6.74KHz, BW+2BW* = 56KHz.
Vậy băng thông -20dB quá lớn so với yêu cầu. Nên ta phải thêm 1 hoặc 2 tầng lọc RC nữa
cho mạch lọc thông thấp và thông cao.
Hình 3. 30. Biểu đồ bode hàm truyền mạch lọc thông dãi RC 1 tầng ghép OPAMP
Hình 3. 31. Biểu đồ bode hàm truyền mạch lọc thông dãi RC 2 tầng ghép OPAMP
Hình 3. 32. Biểu đồ bode hàm truyền mạch lọc thông dãi RC 2 tầng ghép OPAMP
Hình 3. 33. Biểu đồ bode hàm truyền mạch lọc thông dãi RC 3 tầng ghép OPAMP
Hình 3. 34. Biểu đồ bode hàm truyền mạch lọc thông dãi RC 3 tầng ghép OPAMP
Đáp ứng hàm truyền mạch lọc thông dãi RC bậc 2 như Hình 3.32 và bậc 3 như Hình 3.34.
Quan sát ta thấy độ rộng băng thông của mạch lọc bậc 2 nhỏ hơn bậc 1. Tương tự, độ rộng
băng thông của mạch lọc bậc 3 nho hơn bậc 2. Với mạch lọc băng thông RC bậc 3, cho tần
số trung tâm tại 3.18KHz, BW ≈ 5KHz và BW* ≈ 19KHz, thỏa yêu cầu thiết kế của đề bài.
Trong trường hợp ta cần có băng thông trên rộng hơn, ta có thể hiệu chỉnh tần số cắt cho
mạch lọc thông thấp hay thông cao tương ứng, để đạt được độ rộn băng thông mong muốn.
Hình 3. 35. Đáp ứng của mạch lọc thông thông dãi
Mạch lọc triệt dãi được thiết kế sao cho băng thông ngõ ra của tín hiệu đạt được theo yêu
cầu như Hình 3.35. Trong đó 𝑓𝐿 là tần số cắt dưới, 𝑓𝐻 là tần số cắt trên, BW là độ rộng băng
thông trên tại 0dB, BW* là băng thông dưới tại -20dB. Mạch lọc triệt dải được thiết kế
phải đảm bảo đạt yêu cầu về 𝑓𝐿 , 𝑓𝐻 , BW và BW*.
Do đặc tính của mạch lọc triệt dãi, ta thiết kế bằng cách ghép song mạch lọc thông thấp và
mạch lọc thông cao như Hình 3.36. Nhánh mạch lọc thông thấp là R2, C2 và R3. Nhánh
mạch lọc thông cao là R1, C1 và C3. Đáp ứng hàm truyền mạch lọc triệt dãi của Hình 3.36
thể hiện trong Hình 3.37. Tần số trung tâm của băng thông hàm truyền mạch lọc tại,
Hình 3. 37. Biểu đồ Bode cho mạch lọc thông triệt dãi dùng RC.
Hình 3. 38. Biểu đồ Bode cho mạch lọc thông triệt dãi dùng RC, với C2 = 1µF
Để tăng độ rộng của băng thông, ta hiệu chỉnh các giá trị R và C tương ứng với tần số cắt
dưới và tần số cắt trên của mạch lọc yêu cầu. Ví dụ trong Hình 3.38 là đáp ứng băng thông
của mạch lọc triệt dãi được mở rộng từ Hình 3.37, băng cách tăng gia trị C2 tại 1µF. Khi
đó ta có 𝑓𝐿 = 16𝐾𝐻𝑧, 𝑓𝐻 = 26𝐾𝐻𝑧. Tương ứng với BW* = 10KHz.
Hình 3. 39. Mạch lọc cộng hưởng thông dãi RLC nối tiếp.
Hàm truyền của mạch lọc RLC nối tiếp ở Hình 3.39,
𝑅 1
𝐻= 1 = 𝑤𝐿 1 (3. 23)
𝑅+(𝑗𝑤𝐿 + 𝑗𝑤𝐶) 1+𝑗( 𝑅 − 𝑤𝑅𝐶)
1
|𝐻 | = 2
(3. 24)
√1+(𝑤𝐿 − 1 )
𝑅 𝑤𝑅𝐶
Từ pt (3.24) ta thấy độ lợi hàm truyền đạt giá trị cực đại tại 1 khi,
𝑤𝐿 1 1
− = 0 ↔ 𝑤 = 𝑤0 = (3. 25)
𝑅 𝑤𝑅𝐶 √𝐿𝐶
1 𝑅 𝑅 2 4
𝑤𝐻 = ( + √( ) + ) (3. 28)
2 𝐿 𝐿 𝐿𝐶
1 𝑅 𝑅 2 4
𝑤𝐿 = (− + √( ) + ) (3. 29)
2 𝐿 𝐿 𝐿𝐶
Hình 3. 40. Biểu đồ Bode mạch lọc cộng hưởng RLC nối tiếp.
Hình 3.40 minh họa mô phỏng MULTISIM cho đáp ứng băng thông của mạch lọc cộng
hưởng RLC nối tiếp ở Hình 3.39. Trong đó tần số cộng hưởng tại 5.03KHz, 𝑓𝐻 = 47.8KHz
và 𝑓𝐿 = 519Hz. BW = 47.3KHz. Các kết quả này gần đúng với lý thuyết.
1 10𝑅 𝑅 2 4
𝑤𝐻∗ = ( + √( ) + )
2 𝐿 𝐿 𝐿𝐶
(3. 32)
1 10𝑅 𝑅 2 4
𝑤𝐿∗ = (− + √( ) + )
{ 2 𝐿 𝐿 𝐿𝐶
Hình 3. 41. Mạch lọc cộng hưởng triệt dãi RLC nối tiếp.
Hàm truyền của mạch lọc RLC nối tiếp ở Hình 3.39,
1 𝑤𝐿 1
𝑗𝑤𝐿+𝑗𝑤𝐶 𝑗( − )
𝑅 𝑤𝑅𝐶
𝐻= 1 = 𝑤𝐿 1 (3. 34)
𝑅+(𝑗𝑤𝐿 + ) 1+𝑗( 𝑅 − 𝑤𝑅𝐶)
𝑗𝑤𝐶
𝑤𝐿 1
| − |
𝑅 𝑤𝑅𝐶
|𝐻 | = 2
(3. 35)
√1+(𝑤𝐿 − 1 )
𝑅 𝑤𝑅𝐶
Từ pt (3.24) ta thấy độ lợi hàm truyền đạt giá trị cực tiểu tại,
𝑤𝐿 1 1
− = 0 ↔ 𝑤 = 𝑤0 = (3. 36)
𝑅 𝑤𝑅𝐶 √𝐿𝐶
Ta thấy |𝐻 | max = 1, nên tần số cắt trên, tại 3dB, cho mạch được xác định tại,
𝑤𝐿 1
1 | 𝑅 − 𝑤𝑅𝐶| 1
|𝐻 | = ↔ 2
= (3. 38)
√2 √1+(𝑤𝐿 − 1 ) √2
𝑅 𝑤𝑅𝐶
1 𝑅 𝑅 2 4
𝑤𝐻 = ( + √( ) + ) (3. 39)
2 𝐿 𝐿 𝐿𝐶
1 𝑅 𝑅 2 4
𝑤𝐿 = (− + √( ) + ) (3. 40)
2 𝐿 𝐿 𝐿𝐶
Giải pt (3.42) ta được băng thông dưới của mạch lọc là,
R 𝐵𝑊
BW ∗ = = (3. 43)
20πL 10
𝑅 2 4
Quan sát ta thấy, khi ( ) ≪ thì tần số cộng hưởng f0 cũng chính là tần số trung tâm
𝐿 𝐿𝐶
của băng thông.
Hình 3. 42. Biểu đồ Bode mạch lọc cộng hưởng triệt dãi RLC nối tiếp.
Hình 3.42 minh họa mô phỏng MULTISIM cho đáp ứng băng thông của mạch lọc cộng
hưởng RLC nối tiếp ở Hình 3.39. Trong đó tần số cộng hưởng tại 5.03KHz, 𝑓𝐻 = 47.8KHz
và 𝑓𝐿 = 519Hz. Các kết quả này gần đúng với lý thuyết.
3.6.2. Mạch lọc cộng hưởng LC song song (Resonant parallel LC filter)
Mạch lọc cộng hưởng được ứng dụng chính trong các mạch thu sóng RF cao tần. Cho phép
chọn lọc và khuếch đại đúng thành phần tần số sóng mang bằng tần số cộng hưởng của
mạch lọc cổng hưởng ngõ vào bộ khuếch đại tín hiệu.
Hình 3. 43. Mạch lọc cộng hưởng thông dãi LC song song.
Từ pt (3.45) ta thấy độ lợi hàm truyền đạt giá trị cực đại tại 1 khi,
𝑅 1
𝑤𝑅𝐶 − = 0 ↔ 𝑤 = 𝑤0 = (3. 46)
𝑤𝐿 √𝐿𝐶
1 1 1 4
𝑤𝐻 = ( +√ + ) (3. 49)
2 𝑅𝐶 𝑅2 𝐶 2 𝐿𝐶
1 1 1 4
𝑤𝐿 = (− +√ + ) (3. 50)
2 𝑅𝐶 𝑅2 𝐶 2 𝐿𝐶
Hình 3. 44. Biểu đồ Bode mạch lọc cộng hưởng RLC song song.
Hình 3. 45. Biểu đồ Bode mạch lọc cộng hưởng RLC song song, với R1 = 300Ω.
Độ rộng bang thông dưới BW* được xác định tại,
1 1
20𝑙𝑜𝑔|𝐻 | = −20𝑑𝐵 ↔ = (3. 52)
√1+(𝑤𝑅𝐶− 𝑅 2 10
𝑤𝐿
)
Bài 3.8. Sử dụng MULTISIM mô phỏng mạch lọc thông dãi, như Hình bài tập 3.8. Vẽ biểu
đồ Bode biên độ và pha, xác định băng thông dưới tại -20dB. Yêu cầu thiết kế lại mạch sao
cho tần số cắt trên 17.5dB tại 𝑓𝐿 ≅ 14𝐾𝐻𝑧, 𝑓𝐻 ≅ 34𝐾𝐻𝑧 và tần số cắt dưới tại -20dB tại
tại 𝑓𝐿 ≅ 9𝐾𝐻𝑧, 𝑓𝐻 ≅ 41𝐾𝐻𝑧.
Bài 3.9. Sử dụng MULTISIM mô phỏng mạch lọc thông dãi, như Hình bài tập 3.9. Vẽ biểu
đồ Bode biên độ và pha, xác định băng thông dưới tại -20dB. Yêu cầu thiết kế lại mạch sao
cho tần số trung tâm của băng thông dưới tại -20dB là 𝑓0 = 10𝐾𝐻𝑧. Xác định băng thông
trên tại 3dB và băng thống dưới tại -20dB.
Bài 3.10. Sử dụng MULTISIM mô phỏng mạch lọc thông dãi, như Hình bài tập 3.10. Vẽ
biểu đồ Bode biên độ và pha, xác định băng thông trên tại -3dB và băng thông dưới tại -
20dB. Yêu cầu thiết kế lại mạch sao cho tần số trung tâm của băng thông trên tại là 𝑓0 =
10𝑀𝐻𝑧 và độ rộng băng thông là 5MHz.
Bài 3.11. Sử dụng MULTISIM mô phỏng mạch lọc thông dãi, như Hình bài tập 3.11. Vẽ
biểu đồ Bode biên độ và pha, xác định băng thông trên tại -3dB và băng thông dưới tại -
20dB. Yêu cầu thiết kế lại mạch sao cho tần số trung tâm của băng thông trên tại là 𝑓0 =
10𝑀𝐻𝑧 và độ rộng băng thông trên tại -3dB là 20KHz.
[1] Lê Tiến Thường, "Mạch Điện Tử 2", Nhà xuất bản Đại Học Quốc Gia TP. Hồ Chí Minh 2004.
Https://www.mouser.com/datasheet/2/68/2sc1815-1149989.pdf.
Https://www.vishay.com/docs/91015/sihf510.pdf