GT CH2

Chương III.
Mạch điện cổng logic
Chương II. Mạch điện cổng logic
1. Mạch điện cổng logic riêng rẽ

2. Mạch điện cổng logic T T L
3. Mạch điện cổng logic MOS
I. Mạch điện cổng logic riêng rẽ
1. Mạch AND và OR dùng đi-ốt bán dẫn
2. Mạch NAND và NOR dùng đi-ốt và tranzito bán

dẫn
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
Trường Đại học Công nghiệp Hà Nội-Khoa Điện- Bộ môn Đo lường và Điều khiển
-1-
Chương III. Mạch điện cổng logic
I. Mạch điện cổng logic riêng rẽ
1. Mạch AND và OR dùng đi-ốt bán dẫn

a. Mạch cổng AND
+Thực hiện phép AND---> được gọi là cổng logic AND.

+ Sơ đồ nguyên lí: Hình a
- Cửa vào: A, B; Của ra: Z-----> Vậy có Z=AB
E CC +12V
R 3.9k  Tr-êng U IA(V) U IB(V) U O (V)
DA Z hîp
A
3V a 0 0 0,7
0V B DB b 0 3 0,7
UO c 3 0 0,7
U IA U IB d 3 3 3,7
a) b)
+ Các mức điện áp: Hình b

+ Z sẽ có mức cao khi cả A, B có mức cao (H=3,7V)
3.1.1. Mạch AND và OR dùng đi-ốt bán dẫn

3.1.1.1. Mạch cổng AND
+ Bảng chân lí: Hình a
+ Kí hiệu mạch: Hình b
A B Z = A. B
0 0 0 A A
0 1 0  Z Z
1 0 0 B B
a) 1 1 1 b)
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
-2-

b. Mạch cổng OR
+Thực hiện phép OR---> được gọi là cổng logic OR.
- Cửa vào: A, B; Của ra: Z-----> Vậy có Z=A+B
A DA Z
3V Tr-êng UIA(V) U (V) U O (V)
hîp IB
0V B DB UO a 0 0 -0,7
U IA U IB b 0 3 +2,3
R 3.9k
c 3 0 +2,3
a) E CC -12V d 3 3 +2,3
b)
+ Các mức điện áp: Hình b

+ Z sẽ có mức thấp khi cả A, B có mức thấp (L<=0,7V)

3.1.1.2. Mạch cổng OR
+ Bảng chân lí: Hình a
+ Kí hiệu mạch: Hình b
A B Z = A+B
0 0 0 A A A
0 1 1 Z Z Z
1
1 0 1 B B B
1 1 1
c) d)
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
-3-
3.1.2. Mạch NAND và NOR dùng đi-ốt và trazito bán dẫn

3.1.2.1. Mạch cổng NOT
+Thực hiện phép NOT---> được gọi là cổng logic NOT.

- Cửa vào: A; Của ra: Z-----> Vậy có Z  A
-Vậy khi A có mức L, thì Z có mức H và ngược lại
- Để giảm mức cao: dùng sơ đồ b.
3.1.2. Mạch NAND và NOR dùng đi-ốt và trasito bán dẫn

3.1.2.1. Mạch cổng NOT
+ Bảng chân lí: hình a.
+Kí hiệu mạch: hình b
Tr-êng U (V) U (V) Tr-êng A Z=A

hîp IA O hîp A Z
a 0,3 3,2 a 0 1
b 3,2 0,3 b 1 0 c)
a) b)
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
-4-
3.1.2. Mạch NAND và NOR dùng đi-ốt và trasito bán dẫn

3.1.2.2. Mạch cổng logic NAND và NOR
Mạch điện cổng logic NAND:
+Thực hiện phép NAND---> được gọi là cổng logic NAND.
- Cửa vào: A, B; Của ra: Z-----> Vậy có Z  AB
E GG
E CC +12V +2.5V
R0 RC DC
3.9k  1k 
DA Z
A
3V R1
0V B DB T UO
1.5k 
U IA U IB R2
18k 
U BB
-12V
+ Z sẽ có mức thấp, khi cả A, B có mức cao (H=3,7V)
Mạch điện cổng logic NAND:

+ Bảng chân lý:
+ Kí hiệu:
A
A B Z = A. B  Z
0 0 1 B
0 1 1 b)
a) A
1 0 1 Z
1 1 0 B
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
-5-

Mạch điện cổng logic NOR:
+Thực hiện phép NOR---> được gọi là cổng logic NOR.
E CC E GG
+12V +2.5V
RC DC
DA
A 1k  Z
3V
0V B DB R1
T UO
U IA U IB R 0 1.5k 
3.9k R2
18k
U BB
-12V
- Cửa vào: A, B; Của ra: Z-----> Vậy có Z  A  B

+ Z sẽ có mức cao, khi cả A, B có mức thấp (L=<0,7V)

Mạch điện cổng logic NOR:
+ Bảng chân lý:
+ Kí hiệu:
A
A B Z = A+B 1 Z
0 0 1 B
0 1 0 A b)
a)
1 0 0 Z
1 1 0 B
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
-6-
Chương II. Mạch điện cổng logic
II. Mạch điện cổng logic T T L
+ Đã là vi mạch và vi mạch đơn phiến.

+ Theo mức độ tích hợp: Vi mạch T T L chia thành các loại SSI, MSI, LSI,
VLSI.
+ Vi mạch số họ T T L còn tiêu hao năng lượng đáng kể.
1. Mạch điện cổng NAND họ T T L
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
-7-
2.2.1. Mạch điện cổng NAND họ T T L

+ Sơ đồ nguyên lí:
-Mạch vào: Transito nhiều emitơ T1 .
- Tầng giữa: T2 , T3 , điện trở R 2 , R3 .
- Tầng đầu ra: T4 , T5 , các điện trở R 4 , R5 .
- Mạch có 2 cửa vào: A, B và cửa ra Z;
-Các điện áp vào, điện áp ra tương ứng: U IA , U IB và U O .
+ Các T làm việc theo nguyên lí: bão hòa/ ngưng dẫn
E CC
R1 R2 R 5 +5V
3k  150  100 
3.6V
T3
0.3V T4
A T2 Z
T1
B
T5
UO
U IA U IB R3 R4
300  3k 
+ Nguyên lí làm việc:

- Khi cả U IA , U IB và khi U IA hoặc U IB có mức thấp (cỡ < 0,7V): T1 - bão
hoà --> T2 , T5 -ngưng dẫn --> T3 , T4 - bão hoà --> U O =H (  3,6V).
- Khi cả U IA và U IB đều có mức cao (H): TI - ngưng dẫn --> T2 , T5 - bão
hoà--> T3 , T4 ngưng dẫn--> U O =L (  0,3V).
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
-8-

+ Mức điện áp: hình a
Tr-êng U (V) U (V) U O (V)
hîp IA IB A B Z = A. B
a 0 0 3,7 0 0 1
b 0 3 3,7 0 1 1
c 3 0 3,7 1 0 1
d 3 3 0,3 1 1 0
a) b)
+Cổng NAND thực hiện phép toán: Z  A.B (3.6)

+ Bảng chân lí: hình b

+ Các đặc tính và thông số: Đặc tính truyền đạt điện áp:
+Đồ thị mô tả: U O  f (U I )
V

UO
4
A B 3.6V
3
C
2
1.4V
1
0.3V D E
UI
0 0.5 1.0 1.5 2.0 2.5 3.0 V
A-B: U I <0,6V, NAND đóng--> U O =H; B-C-D: trạng thái chuyển tiếp của
mạch; Đoạn D-E: T2 , T5 - bão hoa--> U O =L .
+ Các thông số điện áp:
Điện áp vào: Thấp U IL = 0,3V; Cao U IH = 3,0V;
Điện áp ra: Thấp là U OL = 0,3V; Cao U OH = 3,6V;
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
-9-

+ Các đặc tính và thông số: +Các thông số:
V

UO
4
A B 3.6V
90% U OH
3
C
2
U OH
U OL
1.4V
1
0.3V D E
UI
0 0.5 1.0 1.5 2.0 2.5 3.0  V
U IL U NL
U OFF
UT
U ON U NH
U IH

+ Các đặc tính và thông số:
+Các thông số:
-Điện áp ngưỡng là U T  1,4V : Điện áp vào để cỏng chuyển TT
-Mức điện áp đóng cổng - U OFF  0,8V : Điện áp vào thấp lớn nhất để
U O =90% U OH . Cổng NAND còn có thể ngắt.
- Mức điện áp mở cổng - U ON  1,8V : là U IH tối thiểu để U O = U OH .
Xét khi cổng NAND còn có thể thông.
Mức tạp âm cho phép đối với tin hiệu đầu vào - U N :
-Mức thấp: U NL  U OFF  U IL = 0,8 – 0,3 = 0,5V, Khi tín hiệu đầu vào
U I  U IL ; U O  U OH , Đó là mức điện áp tạp âm thấp nhất khi xếp chồng
với U IL để U O  90%U OH .
-Mức cao: U NH  U IH  U ON = 3,0 – 1,8 = 1,2V. Khi tín hiệu đầu vào
U I  U IH - U O  U OL , Đó là mức điện áp tạp âm cao nhất khi xếp chồng với
U IL để U O  U OL .
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 10 -
+Đặc tính truyền đạt điện áp:

-Phụ thuộc vào nhiệt độ môi trường: hình a;
-Phụ thuộc vào điện áp nguồn điện cấp: hình b;
UO a) UO b)
V V
 0

t cao
E CC cao
t 0 võa
4 4
t 0 thÊp
3 3
2 2 E CC thÊp
1 1
UI UI
0 0
0.5 1.0 1.5 2.0 V 0.5 1.0 1.5 2.0 V
 
Đặc tính đầu vào:

+Quan hệ giữa Đặc I I với U I ;
+Sơ đồ khảo sat: hình a
+Đặc tính: hình b
E CC II mA

+5V R1 R2 
3k  150 0.5
T2 IIH UI
A II 0 0.5 1.0 1.5 2.0 2.5 3.0
T1
V

B - 0.5
R3
300 - 1.0
UI
- 1.5
a) b)
-Dòng điện ngắn mạch đầu vào, I IS , là dòng điện ngõ vào khi U I = 0V;
-Dòng điện đầu vào (kí hiệu là I IH ) là dòng điện chảy trong ngõ vào khi
U I  U IH ).
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 11 -
Đặc tính đầu vào:

-Đặc tính phụ tải đầu vào: +Quan hệ giữa Đặc U I với R I ;
+Sơ đồ khảo sát: hình a
+Đặc tính:( hình b) Thay đổi R I và đo được U I .
E CC UI V

+5V R1 R2
3k  150 2.0
Cæng ng¾t Cæng më
T2
A II 1.4
T1
1.0
UI RI R3 0.5
300
ROFF R ON RI
0
0.5 1.0 1.5 2.0 2.5 3.0
k

a) b)
- R I thấp--> U I thấp, T1 bão hoà, T5 ngưng dẫn, mạch NAND ngắt;

- Tăng cao R I --> cao, U I cũng cao (sau mức U I >1,4V), T1 ngưng dẫn, T5
bão hoà, mạch NAND thông --> U I  consnt
-Đặc tính phụ tải đầu vào: +Quan hệ giữa U I với R I ;

+Sơ đồ khảo sát: hình a
+Đặc tính:( hình b) Thay đổi R I và đo được U I .
Điện trở đóng cổng ( R OFF ): giá trị lớn nhất cho phép của R I để cổng
NAND ngắt ( T5 ngưng dẫn) ;
Điện trở mở cổng ( R ON ): Đó là giá trị nhỏ nhất cho phép của R I vẫn
bảo đảm cổng NAND thông ( T5 bão hoà).
R OFF = 700 Ω; R ON = 2k Ω
Phương pháp xử lí khi có dư đầu vào: Ngõ vào không dùng nối với
+Ecc hoặc song song với cửa vào sử dụng.
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 12 -

Đặc tính đầu ra:
+Khi điện áp đầu vào có mức thấp ( U I  U IL )--> U O  U OH :
-Nếu hở mạch ( R L   ) , U O  U OH = 3,6V (mức H):
-Nếu R L nối “đất” (hình vẽ)
E CC UOH V  
R2 R5 +5V
150 100 4.0
T3 3.0
T4
Z
2.0
IL
UO
R4 1.0
3k 
mA

RL
0
10 20 30 40 I L
b) b)

E CC UOH V  
R2 R5 +5V
150 100 4.0
T3 3.0
T4
Z
2.0
IL
UO
R4 1.0
3k 
mA

RL
0
10 20 30 40 I L
b) b)
-Khi I L  (0  5)mA : T3 -ở biên giới bão hoà, còn T4 - ở vùng khuếch đại-->
U OH thay đổi rất ít khi I L tăng .
-Khi I L  5mA , T3 - bão hoà sâu, và I L tăng--> U OH sẽ giảm nhanh.
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 13 -

Khi điện áp đầu vào có mức cao ( U I  U IH ), nghĩa là, U O  U OL (mức thấp):
- Sơ đồ: hình a; Đặc tính: hình b.
- T2 , T5 dẫn bão hoà, điện áp U O  U OL .
- Nếu tải R L nối như hình vẽ, khi IL tăng thì U OL cũng tăng, vậy U OL tỉ lệ với
IL .
E CC UOL V  
R2 +5V
150 RL
1.5
IL
T2 Z
1.0
T5
UO 0.5
R3
300 mA

0
10 20 30 40 50 I L
a) b)

Thời gian truyền đạt
+Đáp ứng ra, khi cửa vào là xung vuông lí tưởng (H.a) và của vào có xung
thực (H.b)
UI UI 1,5V
tf tr
ts
UO UO
1,5V 1,5V
td
t p1 t p2 t p1 t p2
a) b)
+Thời gian trễ của xung cửa ra so với xung cửa vào kí hiệu là t pd :
t p1  t p2
t pd  (3.9)
2
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 14 -
Hệ số tải đầu ra N O : Số lương cửa vào cùng loại mạch có thể nối đến 1 cử
ra của NAND
Dòng điện nguồn khi NAND thông và ngắt

-Dòng điện nguồn khi NAND thông (kí hiệu I E1 ): là dòng diện nguồn
phải cung cấp cho mạch, khi cổng NAND thông với các đầu vào hở và đầu
ra không tải.
-Dòng điện nguồn khi NAND ngắt (kí hiệu I E2 ): là dòng diện nguồn
phải cung cấp cho mạch, khi cổng NAND ngắt với các đầu vào ở mức thấp
và đầu ra không tải.
Các thông số chủ yếu của cổng NAND TTL.
Tªn th«ng sè KÝ hiÖu §¬n vÞ §iÒu kiÖn (Ecc=5V) Gi¸ trÞ
Dßng ®iÖn khi th«ng I E1 mA §Çu vµo hë; §Çu ra kh«ng t¶i 10
Dßng ®iÖn khi ng¾t I E2 mA UI = 0 V; Kh«ng t¶i 5
Møc ra cao UOH V UI = 0,8 V; Kh«ng t¶i 3,0
Møc ra thÊp UOL V UI = 1,8 V; I T =12,8mA 0,35
Dßng ng¾n m¹ch ®Çu vµo I IS mA UI = 0 V; 2,2
Dßng ®Çu vµo I IH A UI = 5 V; C¸c ®Çu vµo kh¸c 2,2
nèi ®Êt
Møc më cæng UON V UOL= 0,35 V; I T =12,8mA 1,8
Møc ®ãng cæng UOFF V UOL= 2,7 V; Kh«ng t¶i 0,8
HÖ sè t¶i ®Çu ra NO UI = 1,8 V; UOL 0,35V 8
Thêi gian truyÒn ®¹t t pd ns f = 2MHz; NO = 8 30
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 15 -
2.2.1.3. Các mạch NAND TTL cải tiến
-Mục đích: Để tăng tốc độ làm việc, giảm tiêu hao năng lượng điện, nâng cao năng
lực chống nhiễu và tăng mật độ tích hợp…
Mạch NAND có nguồn phóng điện:
+Sơ đồ: hình a. +Đặc điểm: Có nhóm tạo phóng điện ( T6 , R B , R C ) đẻ T2 bão
hoà, thì T5 cũng bão hoà ngay tức thì; + Đặc tính ra- vào: hình b.
UO
E CC V

R1 R2 +5V 4
3k  150 A 3.6V B
R5
100
T3 3
T4
A T2 Z
T1 C
B 2
T5
1.4V
RB RC 1
U IA U IB
T6 UO D E UI
R4 0.3V
3k  0
0.5 1.0 1.5 2.0 2.5 3.0
V

a) b)

2.2.1.3. Các mạch NAND TTL cải tiến
Mạch điện chống bão hoà:
+Cần giảm thời gian chuyển từ trạng thái bão hoà sang trạng thái ngưng dẫn;
+Để đạt được mục đích này người ta sử dụng đi-ốt ghim áp Sốt-ki (SBD) nối
giữa cực B và cực C của transito;
+Kí hiệu của transito có SBD: hình b + Sơ đồ mạch: hình c.
C E CC
R1 R2 R5 +5V
3k  150 100
B T3
E T4
a) A T2 Z
T1
C B
T5
UO
U IA U IB R3 R4
300 3k 
B
E
b) c)
+Nhược điểm của mạch là, năng lực chống nhiễu kém.
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 16 -
2.2.2. Mạch điện cổng họ T T L khác

2.2.2.1. Mạch điện cổng NORAND
+Sơ đồ: hình a.
1 R2 R5 E CC
+5V
AND-A A
1A R 1A Z
T2A T3
U IA B
P
T4
U IA1 Z
A1
A2 T1A Q
U IA2 A3
T5
U IA3 UO
R 1A R4 A  1 Z
AND-B R3
U IB B 
U IB1 B1
T1B
B2
U IB2 B3
U IB3 T2B a) b)
+Biểu thức ra: Z  A1.A2 .A3  B1.B2 .B3 (3.10)

+Kí hiệu mạch: b.

3.2.2.2. Mạch điện cổng XOR
+Sơ đò mạch điện: hình a.
R1 R4 R5 R8 E CC
A
Z
T6 T9 B
T1 T7
U IA A T10
b)
R7 Z
U IB B
R2
UI T11 A B Z = A+ B
T4 T5
T2 R4 0 0 0
UO 0 1 1
R6 1 0 1
R3 1 1 0
T3 D T8
NAND
c)
a)
+Hàm logic của mạch: Z  A.B  A.B  A  B (3.11)

+Kí hiệu mạch: hình b và bảng chân lí trên hình c.
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 17 -
2.2.2.3. Mạch điện cổng NAND hở colectơ

+Mục đích: Giảm dòng điện qua T5 khi các NAND thường nối cửa ra với
nhau.
+Để khắc phục dùng mạch NAND hở colecto: hình a.
E CC
+5V
3.6V R1 R2
Z
0.3V
A T2 A
T1 T4 Z
B 
UI B
UO
R4
U IA U IB R3
T3
a) b)
+Đặc điểm: Khi nối tải phải qua nguồn cấp.

+Kí hiệu mạch: hình b.

2.2.2.4. Mạch điện cổng NAND đầu ra ba trạng thái
+Gọi là cổng NAND TS.
+Sơ đồ mạch: hình a. +Mạch gồm hai phần:
+Có thêm cửa điều khiển C:
C tích cực C=L--> Cửa ra: Z  A.B ; C không tích cực C=H--> Cửa ra không
đổi TT; Kí hiệu loại này: hình B.
R1 R2 R3 R5 R6 R 10 E CC
T3 D2 T8
A Z
C D1 T9 B
T1 T2
Z C
T6 R7
T4 T5 b)
T10
R4 R9
UO
A Z
R8
A T7 B
C
NAND
B c)
a)
+Có cả NAND TS cực C tích cực với mức H. Kí hiệu: hình c.
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 18 -
2.2.3. Giới thiệu một số vi mạch cổng logic TTL

2.2.3.1. Vi mạch cổng NAND TTL 74LS00
+ Gồm 4 cổng NAND, mỗi cổng có 2 cửa vào.
+ Sơ đồ chân của vi mạch trên hình 3.28.a.
+Các ứng dụng:
+5V 14 13 12 11 10 9 8 b)
A Z
B c)
1 2 3 4 5 6 7
a)
4k7 CI
4k7
220 220
1k 1k
+5V +5V
C C
4k7 4k7
d)M¹ch nhÊp nh¸y kh«ng ®iÒu khiÓn: e)M¹ch nhÊp nh¸y cã ®iÒu khiÓn: khiCI=H
TÇn sè cì 2Hz víi C=2 F/6V. TÇn sè cì 2Hz víi C=2 F/6V.
Hình 3.28. IC7400 (4 phần từ NAND TTL) và một số ứng dụng: a)Sơ đồ chân; b) 1/4
IC7400 tạo mạch NOT; c)Tạo mạch XOR ;
2.2.3.2. Vi mạch cổng NAND TTL 74LS03
+Vi mạch 74LS03 (hoặc 7403 và 7438): gồm 4 cổng NAND hở colectơ, mỗi
cổng có 2 cửa vào.
+Sơ đồ chân: hình 3.29.a.
+Mạch công tác: điện trở kéo như trên hình 3.29.b.
+ IC này thường được sử dụng để tăng khả năng chịu tải cho các cổng vi xử lí
hoặc vi điều khiển với mạch ra thông thường.
+5V 14 13 12 11 10 9 8 +5V
A 470
Z
A
Z=A.B
1 2 3 4 5 6 7
a) b)
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 19 -
2.2.3.3. Vi mạch cổng NOT TTL 74LS04 và 74LS05
+Vi mạch 74LS04 (hoặc 7404): gồm 4 cổng NOT . Sơ đồ chân: hình 3.30.a.
+Một số ví dụ:
+Vi mạch 7405 cũng gồm 4 cổng NOT TTL, nhưng thuộc loại hở colectơ. Sơ
đồ chân tương tự như trên hình 3.30.a. Dòng điện ngõ ra của loại này khá lớn
(đến 40mA),lớn hơn so với dòng điện cửa ra của mạch NOT ở 7404.
+5V 14 13 12 11 10 9 8 1n
820 820
Cr
a)
1 2 3 4 5 6 7 b)
4k7
C
C 100 1n 10n 100n 1 10
f 3MHz 400kHz 40kHz 4kHz 400Hz 40Hz C
(gÇn ®óng)
c)
4k7
Hình 3.30. Mạch cổng NOT TTL và các ứng dụng: a) Sơ đồ chân; b) Dao động đa hài
dùng thạch anh; c) Mạch đa hài dùng RC
3.2.3.4. Các vi mạch cổng NAND TTL nhiều cửa vào

+Mạch 7420 (7440): gồm 2 NAND, có 4 cửa vào. Sơ đồ chân: hình 3.31.b.
+Mạch 7430: có một mạch NAND với 8 cửa vào. Sơ đồ: hình 3.31.b.
+5V +5V
14 13 12 11 10 9 8 14 13 12 11 10 9 8
1 2 3 4 5 6 7 1 2 3 4 5 6 7
a) b)
+5V 14 13 12 11 10 9 8
c)
1 2 3 4 5 6 7
Hình 3.31. Các IC cổng NAND TTL với số cửa vào nhiều hơn 2: a) Mạch 7410; b)
Mạch 7420 (7440); c) Mạch 7430
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 20 -
+Vi mạch số công nghệ TTL được ứng dụng rộng rãi nhất:
-Ưu điểm: có tốc độ đóng mở cao, có điện áp ra đủ lớn, có khả năng chống
nhiễu và khả năng chịu tải khá.
-Nhưng vẫn còn một số yêu cầu thực tiễn đặt ra chưa đáp ứng được.
+ Dưới đây sẽ giới thiệu khái quát một số loại có đặc tính tốt hơn.
3.2.4.1. Vi mạch cổng logic có mức ngưỡng cao (kí hiệu HTL)
+ Có điện áp ngưỡng U T cao: từ 7 đến 8V--> chống nhiễu tốt

+ Nhược điểm của vi mạch cổng logic họ HTL là có tốc độ làm việc thấp.
2.2.4.3. Vi mạch cổng logic công nghệ tích hợp phun (kí hiệu I 2 L )
+Đây là công nghệ dùng để chế tạo các loại vi mạch có độ tích tụ lớn (LSI).
+Ưu điểm của vi mạch cổng công nghệ I2L có điện áp nguồn cung cấp thấp,
dòng điện nhỏ.
2.2.4. Các họ mạch điện cổng transito khác

2.2.4.2. Vi mạch cổng logic ghép emitơ (kí hiệu ECL)
+Ưu điểm:-Có thời gian đóng mở ngắn; -Khả năng chịu tải lớn.
+Sơ đồ: hình a.
+Mạch có 2 cửa ra: Z1  A  B  C và Z2  A  B  C
C B A
E CC A Z
R C1 R C2 0V B
267  300 
C Z
T3 b)
Z2
T4
T2 Z1 U
T1C T1B T1A O2
UO1
RE RE4 R E3
a) 1,18k 1,5k 
E EE 1,5k 
-5,2 V
+Kí hiệu mạch OR/NOR được thể hiện trên hình 3.32.b.
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 21 -
Chương 2. Mạch điện cổng logic

III. Mạch điện cổng logic MOS
+ Trong mạch sử dụng transito MOSFET (Transito trường tạo bởi kim loại-
ôxit-chất bán dẫn).
1. Cổng NOT họ MOS

2. Cổng NAND và NOR họ CMOS
3. Cổng truyền dẫn và chuyển mạch tương tự họ CMOS
1. Cổng NOT họ MOS

2.3.1.1. Cổng NOT họ MOS
+Sơ đồ nguyên lí: hình a.
+Đặc điểm: Transito T-loại MOSFET với kênh N và phụ tải R D ;
+Nguồn điện áp một chiều: E DD =12V.
Đặc tính tĩnh: Quan hệ U O phụ thuộc U I , và độ lớn R D ---> hình b.
V

UO
ED 12
ID R D =20K
10
RD 8
CL
D 6
G UO 4
R D =120K R D =40K
S T 2
UI UI
0 2 4 6 8 10 12
V

a) b)
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 22 -
2.3.1. Cổng NOT họ MOS

2.3.1.1. Cổng NOT họ MOS
+Một số mức điện áp: hình a: U IL - điện áp vào mức thấp; U IH - điện áp vào
mức cao; U ON -mức điện áp mở cổng; U OFF -mức điện áp đóng cổng.
-Mức tạp âm cửa vào mức thấp và mức cao tương ứng là:
U NL  U OFL  U IL U NH  U IH  U ON
Đặc tính động: Tương quan về thời gian giữa U O và U I hình b
V

UO
12
0,9UOH
U IH
8
UI
a) U IL
4
UOH
UO
0,1UOH UI
0 4 8 12
UNL V

UIL
UOFF
UON UNH
U IH b)
2.3.1. Cổng NOT họ MOS

2.3.1.2. Cổng NOT họ MOS với phụ tải là nguồn điều khiển
a.Cổng NOT bão hoà:
+Thay thế R D , sử dụng T2 : hình a.; + T2 luôn ở trạng thái bão hoà,
+Khi U I  L --> U O  H ; Khi U I  H --> U O  L ; U T cỡ 2V.
+Ưu: Không cần điện trở tải lớn. + Nhược: U OH  E D
ED EG ED
ID +14V ID
T2 T2
S2 D
D1
G1 UO G1 UO
UI S1 T1 UI S1 T1
a) b)
a.Cổng NOT bão hoà:

+Sơ đồ: hình b, T2 có U G2 độc lập với: U G2  U T2  U DS2 ;
+Khi U I  L --> T1 -ngắt--> U OH  E D
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 23 -
3.3.1.3. Cổng NOT họ CMOS

+Để khắc phục nhược điểm của cổng NOT với transito MOSFET.
+ Sơ đồ: cổng NOT CMOS hình 3.36: T1 -kênh n, T2 -kênh p.
+Nguồn Cấp: 5 đến 15V và E DD  U U
T1 T2
EDD
S2 I
G2 T2
D2
D
D1
UO
G1 S1
UI T1
+ U I  U IL  0V --> U O = U OH = E D§ .
+ U I  U IH  E D§ --> U O = U OL = 0V.
2.3. Mạch điện cổng logic MOS

2.3.2. Cổng NAND và NOR họ CMOS
2.3.2.1. Cổng NAND họ CMOS
+Sơ đồ: hình 3.37. +Sử dụng 2 cổng NOT: T1 với T2 và T3 với T4 ;
+ T1 , T3 (kênh n) nối tiếp nhau;
+Mạch thực hiện phép tính logic: Z  A.B .
+Và chỉ khi cả U IA và U IB có mức H--> T1 , T3 cùng B/h--> U O = U OL .
EDD
I
T4 T2
Z
A UO
UIA T3
UIB B T1
Hình 3.37
+Vi mạch NAND: CD4012, CD4023, CD4025.
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 24 -
2.3.2.2. Cổng NOR họ CMOS

+Sơ đồ: hình 3.38. +Sử dụng 2 cổng NOT: T1 với T2 và T3 với T4 ;
+ T1 , T3 (kênh n) mắc song song nhau;
+Mạch thực hiện phép tính logic: Z  A  B .
+Và chỉ khi cả U IA và U IB có mức L--> T1 , T3 cùng ngưng--> U O = U OH .
EDD
I
A
UIA T2
UIB B
T4
Z
UO
T1 T3
Hình 3.38.
+Một số vi mạch cổng NOR:CD4001, CD4002.

2.3.3. Cổng truyền dẫn và chuyển mạch tương tự họ CMOS
2.3.3.1. Cổng truyền dẫn họ CMOS
+Sơ đồ nguyên lí: Hình a: T1 -kênh n; T2 - kênh p;
+ Cực D ( T1 ) nối “đất”, còn cực G của nó làm cửa điều khiển C.
+Cực D ( T2 ) nối với + E DD , cực G của T2 làm cửa điều khiển C .
+ C hoặc C có mức tích cực --> U O  U I
C E DD C
ID
T2 UI TG UO
S2
C
S1 C
UI UO
T1 UO
UI
C C
a) b)
+Kí hiệu mạch: Hình b và c.
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 25 -

2.3.3. Cổng truyền dẫn và chuyển mạch tương tự họ CMOS
2.3.3.2. Chuyển mạch tương tự họ CMOS
+Sơ đồ nguyên lí: hình vẽ
NOT E DD UI
C T4 T2
T1
T2
UI
UO
+ T1 , T2 tạo mạch cổng truyền dẫn; + T3 , T4 -cổng NOT.

+ T1 , T3 -kênh n; +Còn T2 , T4 -Kênh p.
+Khi C=H (logi 1)- chuyển mạch nối thông (có trở kháng thấp).
+Khi C=L (logi 0)- chuyển mạch ngắt (có trở kháng cao).
----------------------------------------------------------------------------------------------------------------------------- -----------------------------------
- 26 -

GT CH2

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

GT CH2

Uploaded by

Copyright:

Available Formats

Chương III.

Mạch điện cổng logic

Chương II. Mạch điện cổng logic

1. Mạch điện cổng logic riêng rẽ

I. Mạch điện cổng logic riêng rẽ

1. Mạch AND và OR dùng đi-ốt bán dẫn

2. Mạch NAND và NOR dùng đi-ốt và tranzito bán

I. Mạch điện cổng logic riêng rẽ

1. Mạch AND và OR dùng đi-ốt bán dẫn

+Thực hiện phép AND---> được gọi là cổng logic AND.

+ Các mức điện áp: Hình b

3.1.1. Mạch AND và OR dùng đi-ốt bán dẫn

+ Bảng chân lí: Hình a

+ Kí hiệu mạch: Hình b

3.1.1. Mạch AND và OR dùng đi-ốt bán dẫn

- Cửa vào: A, B; Của ra: Z-----> Vậy có Z=A+B

+ Các mức điện áp: Hình b

3.1.1. Mạch AND và OR dùng đi-ốt bán dẫn

+ Bảng chân lí: Hình a

+ Kí hiệu mạch: Hình b

3.1.2. Mạch NAND và NOR dùng đi-ốt và trazito bán dẫn

+Thực hiện phép NOT---> được gọi là cổng logic NOT.

3.1.2. Mạch NAND và NOR dùng đi-ốt và trasito bán dẫn

Tr-êng U (V) U (V) Tr-êng A Z=A

3.1.2. Mạch NAND và NOR dùng đi-ốt và trasito bán dẫn

3.1.2.2. Mạch cổng logic NAND và NOR

Mạch điện cổng logic NAND:

3.1.2.2. Mạch cổng logic NAND và NOR

- Cửa vào: A, B; Của ra: Z-----> Vậy có Z  A  B

2.1.2.2. Mạch cổng logic NAND và NOR

Chương II. Mạch điện cổng logic

II. Mạch điện cổng logic T T L

+ Đã là vi mạch và vi mạch đơn phiến.

1. Mạch điện cổng NAND họ T T L

2.2.1. Mạch điện cổng NAND họ T T L

2.2.1. Mạch điện cổng NAND họ T T L

+ Nguyên lí làm việc:

2.2.1. Mạch điện cổng NAND họ T T L

+Cổng NAND thực hiện phép toán: Z  A.B (3.6)

2.2.1. Mạch điện cổng NAND họ T T L

2.2.1. Mạch điện cổng NAND họ T T L

2.2.1. Mạch điện cổng NAND họ T T L

+Đặc tính truyền đạt điện áp:

Đặc tính đầu vào:

Đặc tính đầu vào:

- R I thấp--> U I thấp, T1 bão hoà, T5 ngưng dẫn, mạch NAND ngắt;

-Đặc tính phụ tải đầu vào: +Quan hệ giữa U I với R I ;

2.2.1. Mạch điện cổng NAND họ T T L

2.2.1. Mạch điện cổng NAND họ T T L

2.2.1. Mạch điện cổng NAND họ T T L

2.2.1. Mạch điện cổng NAND họ T T L

2.2.1. Mạch điện cổng NAND họ T T L

Dòng điện nguồn khi NAND thông và ngắt

2.2.1. Mạch điện cổng NAND họ T T L

Các thông số chủ yếu của cổng NAND TTL.

Tªn th«ng sè KÝ hiÖu §¬n vÞ §iÒu kiÖn (Ecc=5V) Gi¸ trÞ

2.2.1.3. Các mạch NAND TTL cải tiến

2.2.1. Mạch điện cổng NAND họ T T L

2.2.2. Mạch điện cổng họ T T L khác

+Biểu thức ra: Z  A1.A2 .A3  B1.B2 .B3 (3.10)

2.2.2. Mạch điện cổng họ T T L khác

+Hàm logic của mạch: Z  A.B  A.B  A  B (3.11)

2.2.2.3. Mạch điện cổng NAND hở colectơ