Chương 2: Vật liệu bán dẫn silic

Bản dành cho sinh viên

Học kỳ 20231

1
Một số đặc trưng chung
• Si tinh khiết có điện trở suất khá cao (sv
tự tính)
• Chỉ cần pha một số tạp chất với nồng độ
rất nhỏ (cỡ phần triệu – ppm) có thể giảm
điện trở suất của Si xuống hàng nghìn,
hàng vạn lần)
• Có 2 loại hạt tải linh động trong Si: điện
tử và lỗ trống; tạp chất loại donor (cho)
làm tăng nồng độ e, tạp chất loại
Silicon Wafer With Processor Cores
acceptor (nhận) là tăng nồng độ lỗ trống
Paper Print Wall Art (18 in. x 24 in.)
• Công thoát của Si phụ thuộc nồng độ hạt
dẫn;
• Giữa các vùng Si có công thoát khác nhau
hình thành hiệu thế nội tại (Vbi ≤ 1 V);
• Silic – nền tảng của các linh kiện điện tử;

https://www.amazon.com/Silicon-Wafer-Processor-Cores-Paper/dp/B08HX795SW 2
Si ở 300K
• ni(Si) = 1.45x1010cm-3=1.45x1016m-3;
• 𝜇𝑝 = 450 cm2 V−1s−1; 𝜇𝑛 = 1400
cm2 V-1s-1;
• Thay vào công thức ta suy ra được
điện trở suất của Si ở 300K:

→𝜌= Ω𝑐𝑚

http://www.ioffe.ru/SVA/NSM/Semicond/Si/electric.html 3
Tính chất của SiO2

4
Tính chất của SiO2

5
Cấu trúc tinh thể
của vật liệu

6
VI.1. Các loại cấu trúc của màng mỏng

Vật rắn

Tinh thể Không tinh thể

Đơn tinh thể Vô định hình

thủy tinh
7 hệ tinh thể
14 ô đơn vị
Đa tinh thể

Cấu trúc tinh thể

Mạng không gian Ô cơ bản

7
7 hệ tinh thể, 14 ô đơn vị mạng Bravais

Lập phương
Bốn phương Trực thoi

Đơn tà Ba phương Sáu phương

Tam tà

8
Cấu trúc tinh thể
Cấu trúc tinh thể

Đơn tinh thế Đa tinh thế

Vật liệu đơn tinh thể: Có mạng đồng

nhất và định hướng không đổi trong
toàn bộ thể tích
Đặc tính:
- Có bề mặt nhẵn, hình dáng xác
định là các mặt phẳng nguyên tử giới
hạn (thường là các mặt xếp chặt)
- Có tính dị hướng: theo các phương
khác nhau có độ xếp chặt khác nhau

9
Đa tinh thế

• Cấu trúc: gồm nhiều tinh thể nhỏ (kích

thước ~ µm) gọi là các hạt có cùng cấu trúc
mạng nhưng có định hướng khác nhau
mang tính ngẫu nhiên, liên kết với nhau
bằng biên hạt
• Biên hạt có cấu trúc không trật tự được coi
là dạng sai lệch mặt
• Đa tinh thể có tính đẳng hướng
• Hạt tinh thể:
• Kích thước hạt: ~ vài chục µm
• Siêu hạt (block) 0.1 -10 µm: các vùng
tinh thể nhỏ có cấu trúc tinh thể khá
hoàn chỉnh ngăn cách nhau bằng biên
giới nhỏ. Biên giới siêu hạt thực chất là
các tường lệch, góc lệch  ~ 1-2o
• Texture: Các hạt định hướng ưu tiên
theo một phương nào đó trong không
gian  vật liệu thể hiện tính dị hướng

10
Vô định hình

• Cấu trúc: Các nguyên tử sắp xếp không theo trât tự

• Đặc tính:
• Kích thước hạt vô cùng nhỏ
• Có tính đẳng hướng

11
2.1 Nguyên tử Si và tinh thể Si
• Để chế tạo linh kiện bán dẫn và vi mạch chất lượng cao cần tinh thể
silic không có khuyết tật – Đơn tinh thể

12
Các mặt phẳng tinh thể và chỉ số Miller

13
Phiến silic với các định hướng khác nhau

Fundamentals of Semiconductor fabrication (May and Sze)

14
Mức Fermi phụ thuộc nồng độ tạp chất

𝑁𝑑 𝑘𝑇 𝑛
𝐸𝐹 − 𝐸𝐶 = 𝑘𝑇ln 𝐸𝐹 − 𝐸𝑖 = ln
𝑁𝑐 2 𝑝
15
Xác định thế nội tại Vbi của một chuyển tiếp p-n
Giản đồ năng lượng

Bán dẫn loại p và loại n trước và sau khi hình thành chuyển tiếp p-n. Điện
trường trong vùng nghèo và giản đồ năng lượng của chuyển tiếp p-n trong
cân bằng nhiệt.
2.2 Giản đồ pha và độ hoà tan rắn (độ hoà tan giới hạn)
• Phần lớn các vật liệu
đều không phải là tinh
khiết – lẫn tạp;
• Silic được pha tạp (p
hoặc n) để có tính chất
điện mong muốn;
• Giản đồ pha mô tả tính
chất của hỗn hợp vật
liệu;
• Vùng L (Liquid – lỏng),
vùng S (Solid – rắn),
vùng hỗn hợp lỏng –
rắn; Giản đồ pha của hệ Ge-Si.

•DOI: 10.1149/06406.0155ecst 17
Ví dụ
Tính tỉ phần nóng chảy của
hỗn hợp 50% Si ở 1150oC.

Giản đồ pha của hệ Ge-Si.

18
Độ hoà tan rắn
• Nồng độ lớn nhất của một
tạp chất có thể hoà tan
trong một vật liệu khác dưới
điều kiện cân bằng được gọi
là độ hoà tan rắn.
• Độ hoà tan rắn của các chất
thay đổi theo nhiệt độ - liên
quan đến giản đồ pha;
• Ví dụ: ở 1097oC, độ hoà tan
rắn của As trong Si là 4%
nguyên tử - 2×1021 nguyên
tử As/cm3 – pha tạp rất
mạnh;

Độ hoà tan rắn của các nguyên tố tạp trong silic

https://www.globalsino.com/EM/page3228.html 19
2.3 Khuyết tật trong tinh thể

https://docplayer.net/10952510-Wafer-manufacturing-reading-
20
Khuyết tật tinh thể
• Khuyết tật điểm – 0D, đóng vai trò quan trọng trong cơ chế pha tạp
và khuếch tán – có thể di chuyển trong tinh thể, nhất là ở nhiệt độ
cao;
• Khuyết tật đường – 1D, ảnh hưởng tới các quá trình xử lý nhiệt,
nhất là xử lý nhiệt nhanh;
• Khuyết tật mặt – 2D - trong đa tinh thể;
• Khuyết tật khối – 3D, ảnh hưởng tới hiệu suất công nghệ chế tạo;
• Khuyết tật Frenkel – tổ hợp một nút khuyết và một nguyên tử xen
kẽ gần đó;
• Khuyết tật điểm có khả năng chuyển động trong tinh thể và kết tụ
với nhau → lệch mạng hoặc khuyết tật khác có số chiều lớn hơn –
tích tụ;
• Lệc mạng – dấu hiệu của ứng suất;
• Sai hỏng khối – dạng kết tủa tạp chất;

21
Khuyết tật trong tinh thể

https://docplayer.net/10952510-Wafer-manufacturing-reading-
22
Khuyết tật điểm
• Nồng độ nút khuyết:

Với Si: N0 =5×1022 cm-3, Ea=2,6 eV.

• Nồng độ của nguyên tử xen kẽ:

Với Si: Eai = 4,5 eV;

• Ngoài ra còn khuyết tật ngoại – tạp thay thế (trong các bán dẫn
pha tạp để làm thay đổi độ dẫn).

23
Nút khuyết tích điện
• Nút khuyết trung tính;
• Nút khuyết tích điện: -1, -2, -3, -4, +1, +2, +3, +4 (tuy nhiên các phần tử
ion hoá 3 và 4 lần là rất hiếm);
• Nồng độ nút khuyết tích điện 1 lần ở điều kiện cân bằng:
Tích điện âm:

Tích điện dương:

Trong đó: n, p tương ứng là nồng độ điện tử, lỗ trống tự do trong bán dẫn; ni
là nồng độ hạt tải thuần; Ei là mức Fermi thuần; Ea năng lượng kích hoạt;
• Tích điện nhiều lần:

24
Khuyết tật tinh thể

• Khuyết tật có hại và có ích;

• Khuyết tậ 2-D và 3-D là không mong
muốn trong các vùng tích cực;
• Các khuyết tật ngoài vùng tích cực là
có ích – tâm thu khuyết tật, tạp chất
– quá trình thụ động hoá;
• Thụ động hoá giúp tạo các vùng có
ứng suất cao hoặc hư hỏng ở xa linh
kiện tích cực (sau mặt phiến) – quá
trình thụ động hoá ngoại;
• Chủ động tạo kết tủa trong phiến –
dùng oxy – thụ động hoá nội;

25
Thụ động hoá bằng kết tủa oxy
• Độ hoà tan rắn của oxy trong silic:

• Yêu cầu để có thụ động hoá nội: nồng độ oxy 15-20 ppm; Nhỏ hơn –
không thể kết đám; Lớn hơn tạo kết tủa nhưng làm cong phiến hoặc tạo
khuyết tật lớn;
• Các bước thụ động hoá nội: khuếch tán ra, tạo mầm, và kết tủa;
• Khuếch tán để tạo lớp không chứa oxy ở gần bề mặt phiến. Chiều sâu lớp
bề mặt không có oxy theo thời gian t:

• Yêu cầu Ld không quá lớn và lớn hơn lớp chuyển tiếp p-n cộng với chiều
rộng lớp nghèo – thường 20-30 µm;
• Điều kiện: Cox < 15 ppm và Ld > 10 µm;
• Ngoài oxy, nồng độ cacbon cũng cần giữ nhỏ hơn 0,2 ppm;

26
Phương pháp chế tạo phiến Si (Silicon wafer)
• Các bước chế tạo Si cấp độ sạch:

27
2.4 Nuôi đơn tinh thể Si bằng phương pháp Czochralski (CZ)

28
Nuôi đơn tinh thể Si bằng phương pháp Czochralski (CZ)

• Si đa tinh thể cấp độ sạch bán dẫn được nung nóng chảy và giữ ở T
~ 1417 oC. Sau đó dùng tinh thể mầm để bắt đầu kéo.
• Tốc độ kéo, nhiệt độ và tốc độ quay là các yếu tố quyết định.

29
Thỏi tinh thể Si sau khi kéo bằng phương pháp CZ

30
Phương pháp nuôi tinh thể CZ
• Nuôi đơn tinh thể - cần có mầm;
• Pha lỏng và rắn ở cùng nhiệt độ → kết tinh do giảm nhiệt độ;
• Các quá trình nhiệt: đối lưu tự nhiên, bức xạ vật xám, nhiệt nóng chảy
cho pha rắn;
• Phương trình cân bằng nhiệt:

trong đó: kℓ và kS là độ dẫn nhiệt ở pha lỏng và rắn của silic tại điểm nóng
chảy; A là diện tích tiết diện thỏi, T là nhiệt độ, L là nhiệt nóng chảy của silic
(340 cal/g – Si), m là khối lượng thỏi, t là thời gian, x là chiều dài thỏi;
• Coi không có gradient nhiệt độ trong pha lỏng, ta có tốc độ kéo tối đa:

31
Tốc độ kéo

• Tốc độ kéo – gradient nhiệt độ;

• Ảnh hưởng tới chất lượng tinh thể;
• Tốc độ kéo chậm: các khuyết tật điểm ở
phân biên rắn – lỏng có thể kết tụ;
• Tốc độ kéo nhanh: gradient nhiệt độ lớn
- ứng suất lớn;
• Tốc độ kéo giảm khi đường kính thỏi
tăng;
• Ổn định định tốc độ kéo và nhiệt độ lò
thông qua detector quang;

P. Rudolph & K. Kakimoto, MRS

Bulletin volume 34, pages251–258
(2009)

32
Ảnh hưởng của tốc độ kéo

Schematic illustration of growth

rate fluctuation and its
relationship with microscopic
impurity fluctuations in CZ crystal.
Here, f and u are growth rate and
crystal rotation rate, respectively.
(From Lin, W. and Stavola, M., J.
Electrochem. Soc., 132, 1412,
1985. Reproduced with
permission from Electrochemical
Society.)

Handbook of Semiconductor Manufacturing Technology 33

Pha tạp trong quá trình kéo đơn tinh thể
• Oxy là tạp khó loại bỏ trong quá trình kéo
đơn tinh thể - silica nóng chảy là nguồn
oxy liên tục;
• Khắc phục: dùng từ trường để ngăn cản
các tạp ion hoá lại gần thỏi tinh thể - giam
giữ từ (giảm tạp oxy xuống dưới 2 ppm)
giúp thỏi có điện trở suất đồng đều hơn;
• Pha tạp bằng cách cho lượng tạp cần thiết
rồi đưa lượng tạp này vào nồi nung;
• Tuy nhiên tạp dễ bị phân tách tại phân
biên rắn/lỏng– giải thích bằng giản đồ
pha;
CS
• Hệ số phân tách (segregation) k: k
Cl
Al As B O P Sb
0,02 0,3 0,8 0,25 0,35 0,023
Hệ số phân tách hiệu dụng các tạp chất trong silic Độ hoà tan rắn của các nguyên tố tạp
trong silic
https://www.globalsino.com/EM/page3228.html 34
Phân bố tạp trong quá trình kéo đơn tinh thể

• Do hệ số phân tách nhỏ hơn 1 nên tạp bị làm giàu trong quá trình kéo;
• Phân bố tạp phụ thuộc vào khối lượng chất lỏng đã kết tinh;

• M0 là khối lượng chất ban đầu trong nồi nung; C0 là nồng độ tạp chất ban đầu
trong nồi nung; M là khối lượng chất lỏng đã kết tinh thành thỏi; x=M/M0 là tỉ số
giữa phần đã kết tinh trên toàn bộ khối lượng ban đầu;

35
Hệ số phân tách hiệu dụng

• Nếu hệ số phân tách k0 < 1, thì hàm

lượng tạp trong phần nóng chảy sẽ
được làm giàu trong quá trình kéo;
• Sử dụng hệ số phân tách hiệu dụng
ke - phụ thuộc tốc độ kéo và hệ số
khuếch tán của tạp. ke thường lớn
hơn k0 và có thể tiến gần tới 1;

36
2.5 Phương pháp nóng chảy vùng (Float zone)

• Chế tạo thỏi đơn

tinh thể silic từ thỏi
đa tinh thể silic;
• Có thể sử dụng
mầm đơn tinh thể;

Fundamentals of Semiconductor fabrication (May and Sze)

37
2.5 Phương pháp nóng chảy vùng (Float zone)
• FZ là phương pháp nuôi
tinh thể tốt nhất để nhận
silic cực kỳ tinh khiết;
• Có thể dùng tinh thể
mầm;
• Mầm tinh thể ở dưới –
nuôi kích thước lớn;
• Nhược điểm: khó pha tạp
đồng đều trên toàn bộ
thỏi silic;

Thomas et al. Journal of Crystal Growth 99 (1990) 643-653 38

Pha tạp
• Pha tạp lõi (core) – dùng thỏi silic đa
tinh thể đã pha tạp làm vật liệu ban
đầu – thường dùng với Bo;
• Pha tạp khí dùng các khí như PH3,
AsCl3, BCl3 – đưa khí vào khi kết tủa
thỏi silic đa tinh hoặc đưaa vào vùng
nóng chảy trong quá trình luyện
vùng;
• Pha tạp nhồi: khoan một lỗ nhỏ ở
đỉnh của thỏi và đưa tạp vào lỗ
khoan. Thường dùng với Ga và In –
hệ số phân tách nhỏ;
• Pha tạp thông qua phương pháp
biến hoá notron – pha tạp n nhẹ.

30 31 31
Si n Si Si Sơ đồ hệ luyện vùng – float zone

https://www.ques10.com/p/32090/with-a-neat-diagram-
explain-float-zone-technique-o/ 39
Pha tạp lõi
• Nồng độ tạp trong thỏi silic:

Cc là nồng độ tạp trong lõi;

rd: bán kính lõi pha tạp;
rf: bán kính thỏi lớn;
l: chiều dài vùng nóng chảy;
z: khoảng cách tính từ đầu thỏi;
k: hệ số phân bố hiệu dụng –
giống hệ số phân tách;
k(Bo) = 0,9; k(P)=0,5, và
k(Sb)=0,07; Fundamentals of Semiconductor
fabrication (May and Sze)

40
2.6 Chế tạo phiến và các đặc trưng của phiến

• Cắt bỏ mầm và đuôi thỏi

silic, mài cơ khí → thỏi
silic;
• Phiến 150 mm – mài vát
để đánh dấu định hướng
và loại tạp;
• Cắt thành phiến – dây phủ
kim cương;
• Ăn mòn hoá để tẩy sai
hỏng do mài cơ khí;
• Mài tạo mép tròn → giảm
sai hỏng, và giảm tích tụ
chất lỏng;

Fundamentals of Semiconductor
fabrication (May and Sze)

41
Các bước gia công tiếp theo để nhận phiến Si

42
Phiến Silic

https://techtaiwan.com/20210503/silicon-wafer-price-hike/ 43
Một số đặc trưng

44
Video minh hoạ
• https://www.youtube.com/watch?v=Rl-yPvn7NPo
• https://www.youtube.com/watch?v=bor0qLifjz4

45
Bài tập
Bài tập Chương Vật liệu Si – Bài 3,4,5,7,8,10,11,12

46
Thiết bị nuôi đơn tinh thể bằng phương pháp CZ

47
Giản đồ pha của GaAs
• Hai pha rắn khi nóng chảy;
• Góc dưới phía phải là rắn
vì nằm dưới đường S;

https://www.tf.uni-
kiel.de/matwis/amat/semitech_en/kap_4/backbone/r4_2_1.html 48
Nuôi cấy GaAs bằng phương pháp Bridgman
• Do độ dẫn nhiệt của
GaAs nhỏ hơn của Si
nên phương pháp CZ
không tạo ra được GaAs
có đường kính lớn;
• Hơn một nửa số GaAs
hiện nay được sản xuất
bằng phương pháp
Bridgman lò ngang và
các biến thể của phương
pháp này;
• Sử dụng ampun bằng
silica và hàn kín lại;
• Gradient nhiệt độ rất
nhỏ;

https://www.ques10.com/p/32088/write-a-short-note-on-bridgeman-
method-of-crystal-/ 49
Pha tạp trong GaAs
• Tự tìm đọc trong giáo trình Công nghệ chế tạo Mạch vi điện tử

50